طراحی تمام جمع کننده CSA سرعت بالا وتوان مصرفی کم با استفاده از ترانزیستورهای اثر میدانی مبتنی برنانولوله های کربنی

Publish Year: 1394
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 1,826

This Paper With 9 Page And PDF and WORD Format Ready To Download

  • Certificate
  • من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:

شناسه ملی سند علمی:

ELECA01_041

تاریخ نمایه سازی: 1 آذر 1394

Abstract:

در این مقاله یک تمام جمع کننده Carry Select Adder) CSA) با استفاده از ترانزیستورهای اثر میدانی مبتنی بر نانولوله های کربنی طراحی شده است. با توجه به اینکه در حال حاضر تمرکز اصلی در VLSIو مدارات مجتمع، کاهش توان مصرفی وافزایش سرعت مدارات می باشد، روشهای مختلفی در این زمینه ارایه و توسعه داده شده اند. به همین دلیل در این مقاله سعی شده است تا با استفاده از ترانزیستورهایی در مقیاس نانو و کاهش ولتاژ تغذیه ،توان مصرفی تا حد امکان کاهش داده شود.برای ارزیابی روش ارایه شده ، از تمام جمع کننده (Carry Select Adder) CSA به عنوان نمونه مطالعاتی استفاده می شود .با در نظر گرفتن تکنولوژیهای مختلف به خاطر داشتن امتیازات قید شده CNTFETاز این تکنولوژی در طراحی استفاده کرده وتوسط نرم افزار HSPICE شبیه سازیهایی انجام دادیم.نتایج شبیه سازی نشان میدهد که در شرایط آزمایش یکسان روش ارایه شده درا ین مقاله، توان مصرفی، تأخیر، حاصلضرب توان در تأخیر(PDP) را به صورت قابل ملاحظه کاهش می دهد

Keywords:

تمام جمع کننده , CNTFET , توان مصرفی , تأخیر , , حاصلضرب توان در تأخیر

Authors

علی راهنمایی

دانشگاه آزاد اسلامی واحد اردبیل، باشگاه پژوهشگران جوان ونخبگان اردبیل، ایران

مهدی سلیمی

دانشکده فنی‐ مهندسی ،دانشگاه آزاد اسلامی واحد اردبیل،اردبیل، ایران

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
  • مهدی سرخوش و پیمان کشاورزیان "طراحی یک جمع کننده پیشوندی ... [مقاله کنفرانسی]
  • علی قربانی و پیمان کشاورزیان "طراحی یک جمع کننده جدید ... [مقاله کنفرانسی]
  • ا ولین هما یش منطقه ا ی برق و فنا ...
  • Keivan Navi, Omid Kavehei, Mahnous Ruholamini, AmirSahafi, Shima Mehrabi and ...
  • and High-P erformance 1-Bit CMOS Full Adder Cel]" JOURNAL OS ...
  • O. Kavehei, M. Rahimi Azghadi, K. Navi, A.P Mirbaha, " ...
  • Annual Symposium on VLSI, ISVLSI 08, Montpellier, France, pp.10-15, April ...
  • Dimitrios Sourdis, Christian Piguet and Costas Goutis Designing CMOS Circuits ...
  • _ European Low-Power Initiative for Electronic System Design KluwerA cademic ...
  • C. H. Chang, J. Gu and M. Zhang, "A review ...
  • Arash Shoarinejad Sue Ann Ung, and Wael Badawy, Low Power ...
  • S. Goel, Shilpa Gollamudi, Ashok Kumar and Magdy Bayoumi, On ...
  • Fartash Vasef and Z. Abid, "Low Power N- bit Adders ...
  • IEEE conference proceeding of _ CECE/CCGEI, Saskatoon, pp.1731-1734, May 2005. ...
  • Electronics Express, Vol. 6, No. 19, pp.1395-1401, 2009. ...
  • K. Navi, R. Sharifi Rad, M.H .Moaiyeri, A.Momeni, A Low-Voltage ...
  • Nanotube Technology" _ Nano Micro Letters, Vol 2, No 2. ...
  • P .Keshavarzian, O .Hashemipour, _ High Speed Capacitor- Inverter Based ...
  • SPEED MULTPLE VALUED LOGIC FULL ADDER USING CARBON NANO TUBE ...
  • TRANS ISTORS _ _ International Journal of VLSI design & ...
  • Performance 1-Bit CMOS Full Adder Cell " JOURNAL OF C ...
  • Novel 8-bit Carry Select A:ه [17] Yogita Hiremath, Adder using ...
  • نمایش کامل مراجع