سیویلیکا را در شبکه های اجتماعی دنبال نمایید.

Login
PapersConferencesJournals

یک تمام جمع کننده تک بیتی با سرعت بالا و توان مصرفی پایین براساس منطق مدجریان

Publish place: International Conference on New Research Findings in Electrical Engineering and Computer Science
Publish Year: 1394
Type: Conference paper
Language: Persian
View: 742

This Paper With 16 Page And PDF Format Ready To Download

DOWNLOAD Paper

Export:

Link to this Paper:
https://civilica.com/doc/404527

Document National Code:

COMCONF01_427

Index date: 29 November 2015

یک تمام جمع کننده تک بیتی با سرعت بالا و توان مصرفی پایین براساس منطق مدجریان abstract

دراین مقاله یک جمع کننده تک بیتی براساس منطق مدارات مدجریان پیشنهاد شده است که بکمک یک روش بهینه یابی پیشنهادی خودکار ابعادترانزیستورهای آن تنظیم خواهد شد این روش بهینه سازی براساس الگوریتم PSO و استفاده ازنرم افزارهای MATLAB HSPICE به طور همزمان می باشد سه استراتژی برای تنظیم ابعاد ترانزیستورها درنظر گرفته شده است این سه استراتژی شامل استراتژی توان مصرفی پایین سرعت بالا و پایین بودن ضرب توان درتاخیر می باشد تکنولوژی 0.18 μmبرای تمامی شبیه سازی ها درنظر گرفته شده است

یک تمام جمع کننده تک بیتی با سرعت بالا و توان مصرفی پایین براساس منطق مدجریان Keywords:

مدارات مدجریان , جمع کننده تک بیتی , PSO , HSPICE

یک تمام جمع کننده تک بیتی با سرعت بالا و توان مصرفی پایین براساس منطق مدجریان authors

ابوالفضل زرگری

دانشگاه آزاد اسلامی واحد نجف آباد

مهدی دولتشاهی

دانشگاه آزاد اسلامی واحد نجف آباد

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
Tondo, D. F. , R. R. Lopez. (2009). _ Low-Power, ...
.Zimmerman R., and W. Fichtner. (1997). "Low-power logic styles: CMOS ...
Mirzaee, R. F., M. H. Moaiyeri, and K. Navi (2010). ...
Bui, H. T., Y. Wang, and Y. Jiang. (2002). "Design ...
Navi, K., M. Maeen, V. Foroutan, S. Timarchi, and O. ...
_ V eeramach aneni, S., and M. B. Sirinivas. (2008). ...
Hassoune, I., D. Flandre, I. O'Connor, and J. Legat, . ...
Gupta, K., N. Pandey, and M. Gupta. (2013). "Analysis and ...
Heydari P., and R. Mohanavelu. (2004). "Design of Ultrahigh- Speed ...
Wang, B., D. Chen, B. Liang, and T. Kwasniewsk. (2008). ...
Alioto, M., and G.Palumbo. (2005). "Power-delay optimization of D-latch/MU _ ...
Hassan, H., M. Anis and M. Elmasry. (2004). "Analysis and ...
Goel, S., Ashok Kumar, and M. A. Bayoumi. (2006). "Design ...
Moallem, P., A. Zargari, and A. Kiyoumarsi. (2011). "Improvement in ...
Kennedy, J., and R. Eberhart. (1995). "Particle Swarm optimization." IEEE ...
نمایش کامل مراجع

مقاله فارسی "یک تمام جمع کننده تک بیتی با سرعت بالا و توان مصرفی پایین براساس منطق مدجریان" توسط ابوالفضل زرگری، دانشگاه آزاد اسلامی واحد نجف آباد؛ مهدی دولتشاهی، دانشگاه آزاد اسلامی واحد نجف آباد نوشته شده و در سال 1394 پس از تایید کمیته علمی کنفرانس بین المللی یافته های نوین پژوهشی درمهندسی برق و علوم کامپیوتر پذیرفته شده است. کلمات کلیدی استفاده شده در این مقاله مدارات مدجریان ، جمع کننده تک بیتی ، PSO ، HSPICE هستند. این مقاله در تاریخ 8 آذر 1394 توسط سیویلیکا نمایه سازی و منتشر شده است و تاکنون 742 بار صفحه این مقاله مشاهده شده است. در چکیده این مقاله اشاره شده است که دراین مقاله یک جمع کننده تک بیتی براساس منطق مدارات مدجریان پیشنهاد شده است که بکمک یک روش بهینه یابی پیشنهادی خودکار ابعادترانزیستورهای آن تنظیم خواهد شد این روش بهینه سازی براساس الگوریتم PSO و استفاده ازنرم افزارهای MATLAB HSPICE به طور همزمان می باشد سه استراتژی برای تنظیم ابعاد ترانزیستورها درنظر گرفته شده است این سه استراتژی شامل استراتژی ... . برای دانلود فایل کامل مقاله یک تمام جمع کننده تک بیتی با سرعت بالا و توان مصرفی پایین براساس منطق مدجریان با 16 صفحه به فرمت PDF، میتوانید از طریق بخش "دانلود فایل کامل" اقدام نمایید.