بهینه سازی مدارات اسنابر برجهای تریستوری در مبدلهای HVDC
Publish place: 13th Iranian Conference on Electric Engineering
Publish Year: 1384
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 3,785
This Paper With 7 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICEE13_100
تاریخ نمایه سازی: 27 آبان 1386
Abstract:
در این مقاله مدارات اسنابر برجهای تریستوری در مبدلهایHVDC بر اساس محدودیتهای ولتاژی و جریانی به گونه ای طراحی می شوند که تلفات این مدارها حداقل گردد. این کار با توجه به مقدار بار ذخیره شده در تریستورهای برج و یافتن جریان بازیافتی عبوری از سیستم امکان پذیر است. اضافه ولتاژ ناشی از تخلیه بار ذخیره شده در مدار کموتاسیون مبدلها، در لحظه خاموش شدن ،توسط اسنابر دو سر برج تریستوری محدود میگردد و مقدار پیک آن با انتخاب مقاومت و خازن مناسب ، حداقل میگردد. همچنین اضافه ولتاژ ناشی از عدم همزمانی تریستورها در لحظات روشن و خاموش
شدن به وسیله خازن مدار اسنابر دو سر تریستورهای برج محدود می شود. بدین منظوریک روش عددی تکراری با در نظر گرفتن محدودیتهای ولتاژ و جریان و با هدف حداقل کردن تلفات برای یافتن مقدار بهینه شده خازن و مقاومت مدار اسنابر ، ارائه شده است. در آخر نتایج شبیه سازیها و آزمایشات با مقادیر بهینه بدست آمده مقایسه شده اند.
Keywords:
Authors
رضا قندهاری
دانشجوی دکترای برق - دانشگاه علم و صنعت ایران
عباس شولایی
استاد گروه برق - دانشگاه علم و صنعت ایران
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :