Design of High performance and Low Power 16T Full Adder Cell for Sub-threshold Technology
Publish place: 18th Conference on Electrical Engineering OF Iranian Student
Publish Year: 1394
نوع سند: مقاله کنفرانسی
زبان: English
View: 880
This Paper With 6 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ISCEE18_165
تاریخ نمایه سازی: 12 تیر 1395
Abstract:
This paper presents a new structure of 1-bit full adder for sub-threshold technology. It compares full adder sub-circuits and also compares the proposed full adder with common full adders in terms of propagation delay, power consumption, power delay product and square power delay product in sub-threshold technology. HSPICE simulations show that the power dissipation, power delay product and square power delay product of the proposed 16T full adder is 5%, 16% and 20% better than the best common full adder TG, respectively. The full adder circuits are compared in 260 (mV) supply voltage.
Keywords:
Authors
Ebrahim Pakniyat
Department of Electronic Engineering, Imam Reza International University
Seyed Reza Talebiyan
Department of Electronic Engineering, Imam Reza International University
Famaz Loghmani
Department of Electronic Engineering, Imam Reza International University
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :