بهرهبرداری از محاسبات با دقت کاهشیافته در طراحی جمع کننده/تفریق کننده ممیز-شناور تحملپذیر اشکال

این مقاله یک معماری تحملپذیر اشکال جدید را برای جمعکننده/تفریقکنندههای ممیز-شناور ارائه میدهد که در آن قابلیت تحملپذیری اشکال با کاهش دقت خروجی محاسبات بدست میآید. بدین معنی که بخشی از بیتهای کمارزشتر مقادیر ممیز- شناوری که در محاسبات استفاده میشوند، حذف میگردند. در نتیجه این کار، بخشی از مدار آزاد میشود که میتوان از آن برای فراهمکردن محاسبات افزونه و برقراری قابلیت تشخیص خطا استفاده کرد. در واقع، هزینه سختافزاری طرح پایه با کاهش دقت محاسبات کاهش مییابد. سپس، افزونگی مناسب برای فراهمکردن قابلیت تشخیص خطا بهکار برده میشود تا هزینه سختافزاری کل تقریباً مشابه طرح پایه شود. در این روش، با پذیرفتن درصدهایی قابل قبول از خطای محاسباتی در خروجی، میتوان به یک طرح قابل اطمینان در برابر انواع اشکالهای دائمی و گذرا دست یافت. نتایج پیادهسازی نشان میدهد که حفظ ۲۱ بیت مانتیس برای دست یافتن به یک جمعکننده/تفریقکننده ممیز-شناور با قابلیت تشخیص خطا به جای ۲۳ بیت مانتیس اولیه در جمعکننده/تفریقکننده پایه بر اساس استاندارد IEEE--۷۴ با سربار مساحت و توان کم مناسب است. همچنین در این مقاله، یک معماری جدید جمعکننده/تفریقکننده ممیز-شناور که در دو مد کاری عادی و تحملپذیر اشکال با قابلیت تشخیص خطا عمل میکند، ارائه میشود

Keywords:

تحملپذیری اشکال , دقت کاهش یافته , جمع کننده/تفریق کننده ممیز-شناور , تشخیص خطا