طراحی مبدل برعکس دو سطحی مجموعه پیمانه (فرمول در متن اصلی مقاله)

Publish Year: 1395
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 598

This Paper With 8 Page And PDF Format Ready To Download

  • Certificate
  • من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:

شناسه ملی سند علمی:

KBEI03_103

تاریخ نمایه سازی: 11 مرداد 1396

Abstract:

مبدل برعکس یکی از عوامل مهم موثر بر عملکرد سیستم اعداد ماندهای میباشد که امروزه مورد توجه محققان بسیاری قرار گرفته است. با توجه به کاربردهای امروزی استفاده از مجموعه پیمانههایی با بازه دینامیکی بزرگ مطلوب است. به منظور افزایش بازه دینامیکی معمولا از مجموعه پیمانههایی با تعداد زیاد پیمانه استفاده میشود که این امر منجر بهافزایش پیچیدگی مبدلها و به خصوص مبدل برعکس میشود. به منظور داشتن بازه دینامیکی بزرگ در کنار سادگی مبدل برعکس استفاده از مجموعه پیمانههایی با تعداد کمی پیمانه بزرگ نیز پیشنهاد شده است. از سوی دیگر، با بزرگ شدن پیمانه ها و افزایش بازه دینامیکی، پیچیدگی زمانی مبدل برعکس افزایش مییابد. در این مقاله، طراحی کارآمد مبدل برعکس مجموعه پیمانه (فرمول د رمتن اصلی مقاله) با بازه دینامیکی 5n+3 بیتی و بکارگیری روش قضیه باقیمانده چینی جدید در دو سطح ارایه شدهاست. از این رو رویکرد پیشنهادی دارای مدار سادهای است و پیچیدگی کمتری نسبت به روش ارایه شده قبلی دارد. به منظور انجام مقایسه بین رویکرد پیشنهادی و مبدل ارایه شدهی قبلی از نرم افزار Xilinx ISE ، Design Suite 14.7 با Family Virtex 5 و Device XC5VLX220T و Speed -2 استفاده شده است و نتایج شبیه سازی بیانگر این است که مبدل برعکس پیشنهادی 14.106% کاهش تاخیر و 12.302% کاهش پیچیدگی زمانی نسبت به رویکرد قبلی بدست آورده است.

Keywords:

سیستم اعداد ماندهای RNS قضیه باقیمانده چینی جدید New CRT , مجموعه پیمانه , معماری کامپیوتر

Authors

فرشته بابایی

دانشکده فنی مهندسی، گروه مهندسی کامپیوتر، دانشگاه آزاد اسلامی واحد تبریزتبریز، ایران

شیوا تقیپور

دانشکده فنی مهندسی، گروه مهندسی کامپیوتر، دانشگاه آزاد اسلامی واحد تبریز تبریز، ایران

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
  • م. حسین زاده " طراحی VLSI پر سرعت کم‌توان برای ...
  • Y.W. Bai, and T.H. Lin, _ integrated design of a ...
  • H. Liu, H. Wan, C.K. Tse, and J. Lu, ، ...
  • K. Iokibe, T. Amano, K. Okamoto, and Y. Toyota, *Equivalent ...
  • A. Hirata, and M. Yaita, «Ultrafast Terahertz Wireless C ommunic ...
  • K.M. Sinding, C.S. Drapaca, and B.R. Tittmann, «Digital Signal Processing ...
  • L. Su-Hon, SH. Ming-Hwa, and W. Chao-Hsiang, «Efficient VLSI Design ...
  • A.S. Molahosseini, S. Sezavar, and K. Navi, ،A new design ...
  • L. Sousa, S. Antao, and R. Chaves, «On the design ...
  • A.S. Molahosseini, K. Navi, C. Dadkhah, O. Kavehei, and S. ...
  • L. Sousa, and S. Antao, «MRC-Based RNS Reverse Converters for ...
  • Sets [2" +1, 2 -1, 2 , 2"" -]} _ ...
  • M.R. Noorimehr, M. Hosseinzadeh, and K. Navi, ،Efficient Reverse Converters ...
  • E.K. Bankas, and K.A. Gbolagade, ،New MRC Adder-Based Reverse -1} ...
  • H.L. Garner, ،The residue number system", IRE Transactions on Electronic ...
  • N.S. Szabo, and R.I. Tanaka, ،Residue arithmetic and its applications ...
  • M.A. Soderstrand, W.K. Jenkins, G.A. Jullien, and F.J. Taylor, ،Residue ...
  • B. Parhami, "Computer arithmetic: Algorithms and hardware designs?, Oxford University ...
  • K. Navi, A.S. Molahosseini, and M. Esmaeildoust, «How to teach ...
  • S.J. Piestrak, ،A high-speed realization of a residue to binary ...
  • نمایش کامل مراجع