مقایسه و ارائه روش جدید برای تست ارتباطات در NoC

Publish Year: 1387
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 2,083

This Paper With 5 Page And PDF Format Ready To Download

  • Certificate
  • من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:

شناسه ملی سند علمی:

CEIC02_085

تاریخ نمایه سازی: 4 آذر 1387

Abstract:

ان او سی NoC به علت ویژگی ها و قابلیت هایش طی سالیان اخیر پیشرفت چشمگیری یافته است. به همین دلیل، اطمینان از سالم بودن این وسیله نیز امری حیاتی می باشد. جهت اطمینان از سالم بودن این وسیله، نیازمند یک ابزار قدرتمند جهت تست آن می باشیم . لذا در سال های اخیر تحقیقات گسترده ای در این زمینه صورت گرفته است و روز به روز به علت وجود الگوی ارتباطی ، خطاهای جدید ، و همچنین نیاز به خود مختاری زیاد، روش های مختلفی برای تست آن مطرح می شوند. که در این مقاله ابتدا روش های موجود تست ارتباطات را بررسی کرده ، سپس یک روش جدید مبتنی بر BIST برای تست ارتباطات NoC ارائه می کنیم . این روش ویژگی های مقیاس پذیری ، عدم وابستگی به معماری و جامعیت را دارا می باشد. همچنین این روش قابلیت کشف خطاهای پویا و ایستا را نیز دارد.

Authors

شهرام بابایی

دانشگاه آزاد اسلامی واحد تبریز

نیما جعفری نویمی پور

دانشگاه آزاد اسلامی واحد تبریز، عضو باشگاه پژوهشگران جوان تبریز

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
  • S. Kumar, 4On Packet Switched Networks for On-Chip C ommunication ...
  • R. Ubar, J. Raik, *Testing Strategies for Networks on Chip, ...
  • A. Jantsch and H. Tenhunen (Editors), ،Networks on Chip', Kluwer ...
  • L. Benini, G. De Micheli، Networks on Chips: A New ...
  • S. Kumar et. al., 00A Network on Chip Architecture and ...
  • HAIDAR M. HARM ANANI AND HASSAN A. SALAMY, _، P ...
  • R.Pendurkar, A.Chatterj ee, Y .Zori an, 'Switching Activity Generation with ...
  • B _ Nade au-Dostie, et.al _ *AnEmbedded Technique for At- ...
  • A.Attarha, M . Nourani , Testing Interconnects for Noise and ...
  • S.Park, T.Kim, A new IEEE 1 149.1 boundary scan design ...
  • IEEE 1 149.1-1990, ،، IEE Standard Test Access Port and ...
  • of Compression Schemes', IEEE Computer Society Annual Symposium on VLSI2007 ...
  • P. Goel and M.T. McMahon, ،Electronic Chip-in-Place Test, ? Proc. ...
  • W.H. Kautz, *Testing of Faults in Wiring Interconnects, _ IEEE ...
  • P.T. Wagner, ،، Interconnect Testing with Boundary Scan, ?Proc. Int1 ...
  • L. Eerenstein and M. Muris, Method for Generating Test Patterns ...
  • Chan, J. C., 00An Improved Technique for Circuit Board Interconnect ...
  • C. P. Ravikumar and S. Chopra, *Testing interconnects in a ...
  • K. Sekar and S. Dey, «'LI-BIST: A low-cost self-test scheme ...
  • _ Hlawiczka, K. Gucwa, T. Garbolino, M. Kopec, *Can a ...
  • R. Pendurkar, A. Chatterjee, Y. Zorian, "Switching Activity Generation with ...
  • Y. Zhao , S. Dey , L. Chen, ، Double ...
  • P CEIC - Hamedan - Iran - February 2009 ...
  • نمایش کامل مراجع