طراحی، شبیه سازی و ارزیابی یک سلول تمام جمع کننده سه ارزشی برمبنای ترانزیستورهای نانولوله کربنی نسخه سه: بهبود مصرف توان
Publish place: The National Conference on 2041 Vision and Technological Developments in Electrical Engineering, Computer, and Information Technology
Publish Year: 1396
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 448
This Paper With 8 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ECITCONF01_067
تاریخ نمایه سازی: 29 مهر 1396
Abstract:
مزایای قابل ملاحظه منطق چند ارزشی مانند افزایش محتوای اطلاعات، امکان تعریف تعداد توابع بیشتر در سیستم، انتقال و ذخیره فشرده اطلاعات، کاهشپیچیدگی میان ارتباط ها، کاهش مساحت تراشه، کاهش تعداد پین های مدار، افزایش سرعت محاسبات و کاهش توان مصرفی مدار از یک سو و فراهم شدنامکان استفاده از منطق چند ارزشی با بکارگیری ترانزیستورهای نانولوله کربنی از سوی دیگر، باعث شده تا در سال های اخیر طراحان حوزه ی معماری سیستم های کامپیوتری تمایل زیادی به طراحی مدارهای چند ارزشی پیدا کنند. لذا با تاکید بر اهمیت بحث کاهش توان در سیستم های خاص منظوره و سامانه های نهفته، هدف اصلی این مقاله ارایه یک تمام جمع کننده سه ارزشی مبتنی بر ترانزیستورهای نانولوله کربنی برای کاربردهای کم مصرف می باشد و ضمنا در کنار آن مروری بر منطق چند ارزشی و مزایای آن خواهیم داشت.
Keywords:
نانوتکنولوژی (Nanotechnology) , ترانزیستور نانولوله کربنی (CNTFET) , منطق چند ارزشی (MVL) , جمع کننده (Full Adder) , منطق سه ارزشی (Ternary)
Authors
مهراد آفرین
کارشناسی ارشد مهندسی کامپیوتر معماری سیستم های کامپیوتری، دانشگاه آزاد اسلامی واحد شهرری