طراحی DDSM و مقسم فرکانسی جهت استفاده در حلقه های قفل فاز
Publish place: کنفرانس ملی فناوری های نوین در مهندسی برق و کامپیوتر
Publish Year: 1396
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 364
This Paper With 10 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
PCCO01_072
تاریخ نمایه سازی: 26 مرداد 1397
Abstract:
مدار مدولاتور سیگما-دلتا دیجیتال طراحی شده در این مقاله ، با استفاده از جمع کننده دیجیتال و TSPC D-FF انجام شده است. همچنین از مدولاتور سیگما- دلتا تک کوانتایزر استفاده کرده ایم. نقلی خروجی ، تک بیتی است و با تغییر صفر و یک ، نسبت تقسیم مقسم فرکانسی تغییر می کند. همچنین مقسم فرکانسی با سرعت بالا و توان کم طراحی شده است. شبیه سازی در تکنولوژی 0/18 μm منطق CMOS و با استفاده از نرم افزار ADS صورت پذیرفت. نتایج حاصل از مدار مذکور از نقطه نظر توان مصرفی 2/5 mw و تاخیر ، بهبود نسبی پیدا کرده است و این امر به سبب بهره گیری از مداراتی با تعداد کمتر ادوات mos و ساختار TSPC می باشد
Keywords:
Authors
فاطمه عروجی
دانشجوی کارشناسی ارشد، دانشگاه آزاد اسلامی واحد اراک
سید علی سادات نوری
مربی گروه برق-الکترونیک، دانشگاه آزاد اسلامی واحد شوشتر
اشکان حری
مربی گروه برق- الکترونیک، دانشگاه آزاد اسلامی واحد اراک