ارائه یک طراحی جدید در مدار دیجیتال سلول حافظه برای کاهش توان مصرفی به کمک کاهش جریان نشتی

Publish Year: 1398
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 774

This Paper With 9 Page And PDF Format Ready To Download

  • Certificate
  • من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:

شناسه ملی سند علمی:

CECCONF06_022

تاریخ نمایه سازی: 7 خرداد 1398

Abstract:

کاهش ابعاد مدارات دیجیتال و ترانزیستورها یکی از چالش های امروزه در طراحی و ساخت مدارات مجتمع می باشد و با توجه به این نکته که یکی از ابزارهای مورد استفاده در ساخت و طراحی سیستمهای دیجیتال گیت قابل برنامه ریزی میدانی می باشد که این ابزار در ساخت و طراحی بسیاری از مدارت دیجیتال با ابعاد کوچک کاربرد دارد. توان مصرف شده در گیت قابل برنامه ریزی میدانی یکی از عوامل تاثیر گذار در این ابزار است که ناشی از جریان نشتی در ترانزیستور های پیکربندی می باشد که تعداد ترانزیستورهای تشکیل دهنده عامل این مهم می باشد. در نتیجه عامل اصلی و مهم در مصرف توان گیت قابل برنامه ریزی میدانی جریان نشتی ترانزیستور ها می باشد. با توجه به این نکته که سلول های حافظه بخش زیادی از ساختار گیت قابل برنامه ریزی میدانی را شامل می شوند کاهش جریان نشتی در این بخش تاثیر زیادی در کاهش توان مصرفی کلی را دارد.

Keywords:

آرایه گیت قابل برنامه ریزی میدانی , سوییچ مسیریابی , سلول حافظه , جریان نشتی

Authors

سمیرا عزیزی موصلو

کارشناسی ارشد الکترونیک، مدرس دانشگاه