بررسی منطق پویا و دومینویی در مدارات دیجیتال

در مقدمه ابتدا باید به بررسی و تفاوت مدار منطقی ایستا و مدارهای منطقی پویا بپردازیم. منطق CMOS استاتیک پس از خانواده NMOS معرفی شد تا مشکل مصرف توان استاتیکی مدارهای این خانواده را مرتفع کند. مصرف توان کم CMOS مجتمع سازی انبوه در یک تراشه را ممکن ساخت و هم اکنون نیز روش غالب برای پیاده سازی می باشد. اما باید به این نکته توجه داشت که مصرف توان تنها یکی از پارامترهای طراحی مدارهای VLSI میباشد و عوامل دیگری نظیر سرعت و مساحت مدار را نیز باید مد نظر داشت. در منطق CMOS هر تابع دو بار پیاده سازی می شود: یکبار در شبکه پایین آورنده با استفاده از ترانزیستورهای نوع N و بار دیگر در شبکه بالابرنده و با ترانزیستورهای نوع 2، این تکرار باعث افزایش سطح مصرفی تراشه هم چنین افزایش خازن موجود در گردها و به دنبال آن کاهش سرعت مدار می شود.