طراحی یک فیلتر IIR دیجیتال قابل برنامه ریزی بر اساس FPGA
Publish Year: 1398
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 793
This Paper With 16 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICELE05_013
تاریخ نمایه سازی: 26 بهمن 1398
Abstract:
FPGA ها به طور فزاینده ای در کاربردهای پردازش سیگنال با قابلیت، موازی، سرعت بالا، و در زمان سریع به بازار ارائه شده است. فیلتر دیجیتال یکی از مطالب مهم از فرایند سیگنال دیجیتال است. از ویژگی های انتخاب آن میتوان به فرکانس پایین آن در مقایسه با FIR اشاره کرد. فیلتر های دیجیتال IIR به طور گسترده ای در سیستم های پردازش سیگنال مدرن استفاده می شود.زبان توصیف سخت افزار مانند Verilog، از زبان های برنامه نویسی نرم افزار متفاوت است. زیرا شامل روش های توصیف انتشار زمان و سیگنال وابستگی خود (حساسیت) می باشد.در این مقاله، معماری ای از یک فیلتر IIR دیجیتال قابل برنامه ریزی بر اساس طرح هیئت مدیره شرکت XILINX FPGA ارائه شده است.در این معماری از طراحی سطح گیت استفاده شده است و به تجزیه و تحلیل پاسخ ضربه فیلتر IIR پرداخته می شود.
Keywords:
Authors
محدثه باختری
کارشناس ارشد مهندسی برق گرایش الکترونیک
فرشته بیرجن
کارشناس ارشد مهندسی برق گرایش الکترونیک
بنت الهدی باختری
کارشناس ولتاژ و قراردادها، مدیریت برق ناحیه ۳ هرمزگان،بندرعباس،ایران