طراحی یک ریزپردازنده پرسرعت و کم حجم برای رمز AES با 22 دستور
Publish place: 13th Iranian Student Conference on Electrical Engieering
Publish Year: 1389
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 1,657
This Paper With 7 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ISCEE13_017
تاریخ نمایه سازی: 14 مرداد 1389
Abstract:
دراین مقاله معماری و طراحی یک ریزپردازنده ویژه برای الگوریتم رمز AES ارائه شده است این ریزپردازنده دارای 22 دستور ماشین بوده و برای کاربردهایی که مساحت تراشه ان محدودیت دارد در نظر گرفته شده است برنامه اسمبلی AES برای این پردازنده دارای تعداد دستور بسیار کم 285 می باشد طراحی به زبان VHDL انجام گردیده و برروی یک FPGA از خانواده xilinx spartan3 سنتز و پیاده شده است ماکزیمم فرکانس کار این پردازنده 100 مگاهرتز می باشد دراین فرکانس کار نرخ خروجی داده این پردازنده برابر 200.5 کیلوبیت بر ثانیه می باشد.
Keywords:
Authors
سارا ارشادی نسب
دانشگاه صنعتی امیرکبیر
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :