طراحی یک سنتزکننده فرکانسی دیجیتال مستقیم بااستفاده از روش تقریب مثلثاتی
Publish place: 13th Iranian Student Conference on Electrical Engieering
Publish Year: 1389
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 1,464
This Paper With 7 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ISCEE13_342
تاریخ نمایه سازی: 14 مرداد 1389
Abstract:
دراین مقاله یک سنتز کننده فرکانسی دیجیتال مستقیم DDFS32 بیتی بار روش تقریب مثلثاتی و با روش فشرده سازی برروی حافظه ROM طراحی و ارائه شده است در ساختار پیشنهادی DDFS 1664 بیت در حافظه ROM ذخیره شده و نمونه های دیگر با استفاده از یک ضرب کننده 7*7 و یک بلوک ضرب کننده بوجود می آیند. دراین ساختار سیگنال سینوسی با نرم افزار Modelsim تولید شده است سپس این سیگنال برای محاسبه طیف فرکانسی و اندازه گیری SFDR به نرم افزار مطلب فرستاده شده است و در نتیجه اندازه گیری SFDR با استفاده از الگوریتم مطرح شده در نرم افزار Simulink- MATLABشبیه سازی شده است و نتایج آن در مقاله نمایش داده شده است با استفاده از این الگوریتم یک نرخ فشرده سازی بالا 551,3:1 و SFDR برابر 85.3db بدست آمده است.
Keywords:
Authors
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :