طراحی و تولید یک کد احراز اصالت سخت افزاری با استفاده از تابع فیزیکی کپی ناپذیر داور و مدار مولد اعداد تصادفی بر روی تراشه FPGA
Publish place: Electronic and cyber defense، Vol: 7، Issue: 4
Publish Year: 1398
Type: Journal paper
Language: Persian
View: 446
This Paper With 14 Page And PDF Format Ready To Download
- Certificate
- I'm the author of the paper
Export:
Document National Code:
JR_PADSA-7-4_004
Index date: 18 April 2020
طراحی و تولید یک کد احراز اصالت سخت افزاری با استفاده از تابع فیزیکی کپی ناپذیر داور و مدار مولد اعداد تصادفی بر روی تراشه FPGA abstract
یکی از چالش های مهم در امنیت سخت افزار مقابله با کپی سازی و استفاده از سخت افزارهای جعلی بهجای سخت افزارهای اصلی و واقعی است. یکی از موثرترین روش های مقابله با این نوع حملات و محافظت از اصالت و امنیت فیزیکی بستر پیاده سازی الگوریتم های رمزنگاری، استفاده از توابع کپیناپذیر فیزیکی یا پاف است. در این مقاله تحقق عملی یک پاف سیلیکونی مبتنی بر مالتی پلکسر موسوم به پاف داور بر روی تراشه های FPGA از خانواده Xilinx و ایجاد یک کد تصادفی سخت افزاری برای احراز اصالت تراشه گزارش شده است. ابتدا با استفاده از پاف، یک هسته اولیه 32 بیتی تصادفی تولید شده که از آن به عنوان مقدار اولیه یک شیفت رجیستر با بازخور خطی استفاده شده است. پس از آن با پیاده سازی یک مولد اعداد تصادفی مبتنی بر نوسان سازهای حلقوی بر روی تراشه FPGA، جمع انحصاری خروجی های به دست آمده از شیفت رجیستر و مولد اعداد تصادفی و تصحیح دنباله خروجی با استفاده از تصحیحکننده وان نیومن یک کد 64 بیتی برای شناسایی منحصربه فرد تراشه پیاده سازی تولید شده است. طرح پیاده سازیشده به گونه ای است که کد تولیدشده به عنوان امضای پاف را غیرقابل کپی سازی، غیرقابل مدل سازی و غیرقابل بازسازی می سازد. نتایج پیاده سازی نشان داد که با استفاده مدار ذکرشده و مصرف تقریبا 15 درصد از سطح تراشه بورد استاندارد حملات کانال جانبی موسوم به ساکورا حاوی تراشه XC6SLX75 Spartan-6، قادر به تولید یک کد 64 بیتی تصادفی برای شناسایی تراشه و استفاده از آن در پروتکل های احراز هویت به منظور تائید اصالت سخت افزار هستیم.
طراحی و تولید یک کد احراز اصالت سخت افزاری با استفاده از تابع فیزیکی کپی ناپذیر داور و مدار مولد اعداد تصادفی بر روی تراشه FPGA Keywords:
طراحی و تولید یک کد احراز اصالت سخت افزاری با استفاده از تابع فیزیکی کپی ناپذیر داور و مدار مولد اعداد تصادفی بر روی تراشه FPGA authors
مسعود معصومی
استادیار دانشگاه آزاد اسلامی واحد اسلامشهر
علی دهقان منشادی
دانشگاه تربیت مدرس
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :