مروری بر طراحی و ازمون سیستم روی تراشه

Publish Year: 1390
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 2,328

This Paper With 5 Page And PDF Format Ready To Download

  • Certificate
  • من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:

شناسه ملی سند علمی:

ROUDSARIT01_208

تاریخ نمایه سازی: 19 مرداد 1390

Abstract:

به دلیل پیشرفت های چشمگیر در تکنولوژی نیمه هادی ها روشهای متداول طراحی مدارای مجتمع دیگر جوابگوی پیچیدگی های طراحی تراشه های نسل اینده نخواهد بود لذا روشهای جدید برای مدیریت پیچیدگی های تراشه های کنونی ارائه شده ست که مهمترین آنها روش طراحی سیستم روی تراشه است دراین مقاله انگیزه های اصلی طراحی و ساخت یک سیستم برروی تراشه مطرح شده و چالشها و پیچیدگی های مهم در زمینه طراحی و ازمون سیستم روی تراشه بررسی خواهد شد.

Keywords:

Authors

امیرمرتضی سعیدی ایلخچی

دانشجوی رشته مهندسی نرم افزار کامپیوتر

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
  • S emiconductor Industry Association, for ...
  • Council. Edition 2005, 2005. ...
  • Y. Zorian, E. J. Marinissen. S. Dey, System ...
  • Chips", IEEE Computer. vol. 32, pp. 5260, June 1999. ...
  • R. Saleh, S. Wilton. S. Mirabbasi. A. Hu, _ Greenstreet. ...
  • M. Keating and P. Bricaud, "Reuse methodology manual: for S ...
  • Jin-Fu Li, 11 S y S _ em/Network On- Chip ...
  • "Principles of testing electronic systems", John Wiley & Sons, 2000. ...
  • E. J. Marinissen, Y. Zorian, "Challenges in Testing Core-Based System ...
  • Communic ations Magazine, vol. 37, pp.104- 109, June 1999. ...
  • Y. Zorian, S. Dey, M. Rodgers, "Test of Future S ...
  • "principles of testing electronic systems" John Wiley & Sons, 2000. ...
  • N. Nagi, _ S y stem-on-Chip Mixed- Current Industry Trends", ...
  • International Mixed-Signal Test Workshop, 1999, pp. 201-211. ...
  • Amir Hosein Sazgarnia, "Design and Simulation of Optimal Model for ...
  • Circuits", MSc Thesis, 2006. Xu, N. Nicolici, ...
  • constrained _ Stem- on-a-chip test: a survey", IEE. Proc. Comput. ...
  • K. Chakrabarty, "Low-cost modular testing and test resource partitioning for ...
  • نمایش کامل مراجع