طراحی و شبیه سازی یک تقویت کننده ترارسانای عملیاتی راه اندازی شده از طریق بدنه مبتنی بر فناوری ترانزیستور اثر میدان نانولوله کربنی

در این مقاله، یک مدار تقویت­ کننده ترارسانایی عملیاتی جدید دو طبقه پیشنهاد می­شود که نیاز­های بهره بالا، توان مصرفی پایین و نویز کم را برآورده می ­کند و بر اساس روشgm/ID  و راه­اندازی از طریق بدنه طراحی شده است. قابل ذکر است که طراحی­­های صورت گرفته مداری با توجه به محدودیت­های فناوری CMOS، در فناوری CNTFET انجام شده است. همچنین به­ منظور بهبود خطینگی مدار، ترانزیستورهای تریودی در هر دوطبقه به­ کار برده شده است. شبیه­ سازی­های مدار تقویت­ کننده ترارسانایی عملیاتی پیشنهادی در نرم­افزار HSPICE و با ولتاژ تغذیه یک ولت و خازن­های بار یک پیکوفاراد انجام پذیرفته است. بر اساس نتایج به­ دست آمده، مدار پیشنهادی کمتر از ۲۷ میکرووات توان مصرف می­ کند و بهره بالای ۹۸ دسی­بل را ارائه می ­دهد. مقدار CMRR و PSRR مدار پیشنهاد شده به­­ ترتیب برابر با ۱۲۱ دسی­بل و ۱۵۲ دسی­بل است. نویز ارجاع شده به ورودی مدار برابر با  ۹۲/۰ نانو ولت بر رادیکال هرتز بوده و سرعت چرخش مدار برابر با ۱۱۱ ولت بر میکروثانیه است که نشان از بهتربودن مقدار ضریب شایستگی مدار پیشنهادی در مقایسه با کارهای قبلی است.

Keywords:

تقویت کننده ترارسانای عملیاتی , ترانزیستور اثر میان نانولوله کربنی , بهره بالا , توان پایین , تکنیک gm/ID