طراحی شبیه سازی و ارزیابی کارایی و تسریع یک پردازنده سوپراسکالر

Publish Year: 1383
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 1,345

This Paper With 7 Page And PDF Format Ready To Download

  • Certificate
  • من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:

شناسه ملی سند علمی:

ACCSI10_116

تاریخ نمایه سازی: 25 آذر 1390

Abstract:

ساختار سوپراسکالر یکی از پرکاربردترین ساختارهای مورد استفاده در پردازنده های امروزی می باشد بکارگیری این ساختار تاثیر بسزایی در افزایش کارایی پردازنده ها دارد با استفاده از این ساختار پردازنده ها قادر خواهند بود که در سیکل چندین دستورالعمل را اجرا نمایند دراینمقاله روند طراحی و ارزیابی یک پردازنده سوپراسکالر که از قالب بندی دستورات خانواده MIPS32 استفاده می نماید ارائه می گردد شایان ذکر است که این پردازنده با استفاده از زبان VHDL طراحی گردیده و توسط نرم افزار XILINX ISE6 سنتز شده است درانتها بحث د رمورد کارایی پردازنده و میزان تسریع آن توسط دو برنامه آزمون ارائه شده است.

Authors

هادی شهریارشاه حسینی

دانشکده مهندسی برق دانشگاه علم و صنعت ایران

محمدرضا سیاحان

دانشکده مهندسی برق و کامپیوتر دانشگاه شهید بهشتی

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
  • D. Sima, T.J. Fountain, Kacsuk, Advanced Computer Architecture, Addison Wesley ...
  • J. Shen and M. Lipasti, Moderr Processor Design, New York: ...
  • J. Smith and , Sohi, The Mi croarchitecture of Superscalar ...
  • D. Sima, Superscalar Instruction Issue, IEEE Micro, Vol. 17, No. ...
  • D. Sima, The Design Space of Register Renaming Technique, IEEE ...
  • Performance of Prepass Code scheduling for Superscalar and Superpipelineed processor, ...
  • Architecture for Asymchronous Superscalar Processors, 7th IEEE International Symposium on ...
  • P.K.Dubey, G.B.Adams, M.J.Flymn, Instruction Window Sizes Tradeoffs and Characterization of ...
  • MIPS Processor Core Family Iategrators Manual, MIPS Technologies Inc., September ...
  • _ M.R.Syahan, _ Second Report of MSc Project, ECE Faculty, ...
  • _ K.E. Hogansor, The Unified Paralle] Speedup Model and Simulator, ...
  • M.Ozawa, M.Lmai, Y.Ueno, Performance Evaluation of Cascade ALU Architecture for ...
  • Y.Zhu, W.F Wong, Modeling Architectural Improvements in Superscalar Processors, The ...
  • نمایش کامل مراجع