تاثیر تغییر ولتاژ آستانه بر عملکرد گیتهای منطقی CMOS

Publish Year: 1400
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 314

This Paper With 8 Page And PDF Format Ready To Download

  • Certificate
  • من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:

شناسه ملی سند علمی:

ECTCONF03_003

تاریخ نمایه سازی: 28 فروردین 1401

Abstract:

یکی از بزرگترین چالشها برای هر طراح سیستمهای دیجیتال، ارائه عملکرد لازم همراه با کمترین مصرف توان ممکن است. یکی از مقادیر که از مهمترین مشخصه های ترانزیستورها است، مقدار ولتاژ آستانه است. این مقدار در عملکرد هر دو حالت پویا و ایستا تاثیرگذار است. این مقدار را میتوان در طول فرآیند تولید ترانزیستورهای کنترل کرد. ظهور فناوریهای عمیق زیرمیکرون، چالشهای جدیدی را برای طراحی مدارهای دیجیتال به وجود آورده است. کاهش ولتاژ آستانه ( Vth ) و ولتاژ منبع تغذیه ( Vdd ) علاوه بر تغییر درفرایند، تاثیر مستقیمی بر طراحی مدار دارند. در نسلهای آینده تکنولوژی CMOS، ولتاژ تغذیه و ولتاژ آستانه باید به طور مستمر برای بهبود عملکرد، کاهش مصرف انرژی، کاهش اتلاف توان و حفظ قابلیت اطمینان کاهش یابند. این الزام در کاهش مستمر ولتاژهای تغذیه و آستانه چالشهایی در طراحی مدار ایجاد میکند.عملکرد گیتهای منطقی به تغییر ولتاژ آستانه آنها و ولتاژ آستانه آنها به مولفه هایی وابسته است. در این تحقیق به تحلیل و بررسی تغییر ولتاژ آستانه مدار معکوس کننده توسط عاملهایی نظیر تغییر ورودی، تغییر طول و عرض کانال، دما و همچنین ولتاژ تغذیه میپردازیم. تک به تک عوامل موثر درتغییر ولتاژ آستانه مورد تحلیل قرار گرفته تا بهترین شرایط طراحی برای یک معکوس کننده متقارن مشخص گردد.

Authors

هنگامه قصرانی

فارغ التحصیل مهندسی برق، دانشگاه پیام نور، مشهد، ایران

حامد امین زاده

گروه مهندسی برق، دانشگاه پیام نور، ۱۹۳۹۵-۴۶۹۷، تهران، ایران