بهینه سازی ترانزیستور اثرمیدان نفوذ افقی با گیت عمیق وچگالی ناخالصی ناحیه رانشی پله ای برای بهبود ولتاژ شکست و مقاومت حالت روشن

در این مقاله، ساختار جدیدی برای ترانزیستور اثرمیدان نفوذ افقی (LDMOS) معرفی و بهینه سازی می شود. این ساختار جدید ترانزیستور اثرمیدان نفوذ افقی دارای یک گیت عمیق و چگالی ناخالصی ناحیه رانشی پله ای است. ساختار جدید را SDDG-LDMOS نام گذاری کرده ایم . ساختار پیشنهادی با به کاربردن چگالی ناخالصی پله ای در ناحیه رانشی در مقایسه با ساختار رایج ترانزیستور باعث بهبود ولتاژ شکست و مقاومت حالت روشن شده است. در ساختار پیشنهادی از فناوری سیلیسیم بر روی عایق جزئی (PSOI) نیز استفاده شده است

Keywords:

و LDMOS , گیت عمیق , سیلیسیم بر روی عایق , ولتاژ شکست , مقاومت حالت روشن

Authors

فاطمه رضایی

دانشجوی کارشناسی ارشد دانشگاه سمنان

علی اصغر اروجی

استاد دانشکده برق و کامپیوتر دانشگاه سمنان

Certificate
من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:

https://civilica.com/doc/1549594

شناسه ملی سند علمی:

AISC01_030

تاریخ نمایه سازی: 16 آبان 1401

How to Cite to This Paper:

If you want to refer to this Paper in your research work, you can simply use the following phrase in the resources section:

رضایی، فاطمه و اروجی، علی اصغر،1401،بهینه سازی ترانزیستور اثرمیدان نفوذ افقی با گیت عمیق وچگالی ناخالصی ناحیه رانشی پله ای برای بهبود ولتاژ شکست و مقاومت حالت روشن،The first conference on artificial intelligence and intelligent processing،Semnan،https://civilica.com/doc/1549594

Scientometrics

The specifications of the publisher center of this Paper are as follows:

Ranking of Semnan University09125320704

Type of center: دانشگاه دولتی

Paper count: 11,949

In the scientometrics section of CIVILICA, you can see the scientific ranking of the Iranian academic and research centers based on the statistics of indexed articles.