لچ مقاوم در برابر ذرات پرانرژی با تاخیر و توان مصرفی پایین
Publish place: 17th Iran"s Electrical Engineering Student Conference
Publish Year: 1393
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 153
This Paper With 6 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ISCEE17_043
تاریخ نمایه سازی: 28 بهمن 1401
Abstract:
تحقیقات نشان می دهد اشکالهای گذرا در سیستم های دیجیتال بسیار رایج بوده و غیر قابل اجتناب است . این اشکالات ممکن است توسط نوسانات منبع تغذیه و یا برخورد ذرات پرانرژی صورت گیرد. در مدارهای دیجیتال امروزی ، به دلیل کاهش مقیاس تراشه ها، کاهش سطح ولتاژ تغذیه و افزایش فرکانس کاری ، آسیب پذیری نسبت به برخورد ذرات پرانرژی به صورت قابل ملاحظه ای افزایش یافته است . در این مقاله با توجه به اهمیت المانهای ترتیبی در یک مدار دیجیتال، یک لچ مقاوم در برابر خطای نرم ناشی از برخورد ذرات پرانرژی به سطح تراشه ، جهت کاربرد در مدارهای با قابلیت اطمینان بالا معرفی می گردد. اساس روش پیشنهادی استفاده از فیدبک های چندگانه به هنگام قرارگیری لچ در وضعیت نگهداری از داده است . شبیه سازی های انجامشده با نرم افزار HSPICE در تکنولوژی ۶۵ نانومتر نشان می دهد، ساختار پیشنهادی قادر به حذف اثرات تک رخداد و نیز چندرخداد واژگونی بوده و در مقایسه با سایر مدارات مشابه حداقل دارای کاهش حدود ۵۷ درصدی پارامترهای تاخیر و توان مصرفی می باشد.
Keywords:
Authors
علی اصغر سعادت زاده
دانشجوی کارشناسی ارشد مهندسی برق- الکترونیک، دانشگاه کاشان
حسین کریمیان علی داش
استادیار گروه مهندسی برق- الکترونیک، دانشگاه کاشان