مروری بر روشهای نگاشت وظایف با قابلیت تحمل پذیری خطا در شبکه روی تراشه
Publish place: The 7th International Conference on Science and Technology of Electrical, Computer and Mechanical Engineering of Iran
Publish Year: 1401
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 163
This Paper With 14 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
UTCONF07_041
تاریخ نمایه سازی: 20 اردیبهشت 1402
Abstract:
معماریهای مبتنی بر شبکه بر تراشه با هم بندیهای منظم ، بستر مناسبی را جهت طراحی سیستم روی تراشه چند هسته ای فراهم می آورد. یکی از چالش برانگیزترین و مهم ترین مسائل مربوط به این نوع معماری، نگاشت وظیفه یا به عبارتی تخصیص کار یا مجموعه ای از کارها به پردازنده های روی تراشه است که با اهداف متفاوتی از جمله کاهش انرژی مصرفی ، کاهش مساحت تراشه و کاهش زمان اجرا یا تاخیر صورت می گیرد. علاوه بر اهداف مذکور تحمل پذیری نسبت به خطا نیز از عوامل تاثیر گذار است . در این پژوهش چندین الگوریتم در زمینه نگاشت تحمل پذیری خطا با وجود هسته ی یدکی بررسی شدهاند و مقالات و کارهای انجام شده در این زمینه مورد مقایسه قرار گرفته اند.
Keywords:
Authors
سمیرا سعیدی
استادیار گروه کامپیوتر، دانشکده فنی و مهندسی، واحد تهران مرکزی، دانشگاه آزاد اسلامی، تهران، ا یران
پرستوسادات قریشی
گروه کامپیوتر، دانشکده فنی و مهندسی، واحد تهران مرکزی، دانشگاه آزاد اسلامی، تهران، ایران