سیویلیکا را در شبکه های اجتماعی دنبال نمایید.

بررسی رفتار نشست ولتاژ کنترل در مدارهای حلقه قفل فاز با در نظر گرفتن اثرات غیر ایده آل و حساسیت به تغییرات المانهای مدار

Publish Year: 1402
Type: Journal paper
Language: Persian
View: 168

This Paper With 17 Page And PDF Format Ready To Download

Export:

Link to this Paper:

Document National Code:

JR_JCEJ-12-48_002

Index date: 31 May 2023

بررسی رفتار نشست ولتاژ کنترل در مدارهای حلقه قفل فاز با در نظر گرفتن اثرات غیر ایده آل و حساسیت به تغییرات المانهای مدار abstract

در این مقاله به بررسی جامعی از چگونگی رفتار نشست ولتاژ کنترل در اسیلاتورهای کنترل شده با ولتاژ(VCO) با در نظر گرفتن همه عوامل غیرایده آل در مدارهای حلقه قفل فاز پرداخته شده است. همچنین ساختارهای مختلف آشکار ساز فاز و تاثیر آنها بر روی سرعت قفل شدن مدار حلقه قفل فاز، ریپل ولتاژ کنترل و محدوده فرکانسی قفل با هم مقایسه خواهد شد. سه مدار حلقه قفل فاز با آشکاز فاز XOR، آشکارساز RS-FF و آشکارساز فاز دینامیکی در این مقاله بررسی شدند. شبیه سازیها در تکنولوژی ۰.۱۸µm-CMOS و با منبع تغذیه ۱.۸v انجام شد. نتایج شبیه سازی نشان می دهد محدوده عمل مدار حلقه قفل فاز شامل آشکار فاز دینامیکی با مدار پمپ بار نسبت به اثرات غیرایده آل نسبت به مدار حلقه قفل فاز شامل آشکار فاز XOR و مدار حلقه قفل فاز شامل آشکار فاز RS-FF ریپل کمتری دارد. واژه های کلیدی :حلقه قفل فاز، آشکارساز فاز، اسیلاتور کنترل شده با ولتاژ

بررسی رفتار نشست ولتاژ کنترل در مدارهای حلقه قفل فاز با در نظر گرفتن اثرات غیر ایده آل و حساسیت به تغییرات المانهای مدار Keywords:

حلقه قفل فاز , آشکارساز فاز , اسیلاتور کنترل شده با ولتاژ

بررسی رفتار نشست ولتاژ کنترل در مدارهای حلقه قفل فاز با در نظر گرفتن اثرات غیر ایده آل و حساسیت به تغییرات المانهای مدار authors

ریحانه نظرآقایی

گروه برق، واحد بوشهر، دانشگاه آزاد اسلامی، بوشهر، ایران

عبدالرسول قاسمی

استادیار گروه برق، واحد بوشهر، دانشگاه آزاد اسلامی، بوشهر، ایران

نجمه چراغی شیرازی

استادیار گروه برق، واحد بوشهر، دانشگاه آزاد اسلامی، بوشهر، ایران

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
B. Razavi, RF Microelectronics, NJ:Prentice-Hall, ۱۹۹۷ ...
A. Hajimiri and T.H. Lee, The Design of Low Noise ...
M. H. Chou and S. I. Liu, "A ۲.۴-GHz Area-Efficient ...
P. Kanjiya, V. Khadkikar and M. S. E. Moursi, "Obtaining ...
A. Mann, A. Karalkar, L. He and M. Jones, "The ...
S. Golestan, J. M. Guerrero and J. C. Vasquez, "DC-Offset ...
A. Elshazly, R. Inti, B. Young and P. K. Hanumolu, ...
T. Yoshimura, "Study of Injection Pulling of Oscillators in Phase-Locked ...
L. Zhang, A. Daryoush, A. Poddar and U. Rohde, "Oscillator ...
A. Godave, P. Choudhari and A. Jadhav, "Comparison and Simulation ...
W. H. Chiu, Y. H. Huang and T. -H. Lin, ...
N. C. Shirazi and R. Hamzehyan, " Evaluation of phase ...
N. C. Shirazi , E. A. Jahromi and R. Hamzehyan, ...
R. Magerramov and V. Zaitsev, "Research Parameters of a PLL ...
W. C. Lai, "Dual Band Current Reusing VCO with Loop ...
T. Jang, S. Jeong, D. Jeon, K. D. Choo, D. ...
Y. Ho and C. Yao, "A Low-Jitter Fast-Locked All-Digital Phase-Locked ...
I. Lee, K. Zeng and S. Liu, "A ۴.۸-GHz Dividerless ...
S. Rong, J. Yin, and H. C. Luong, “A ۰.۰۵- ...
S.Y. Yang, W.Z. Chen, and T.-Y. Lu, "A ۷.۱ mW, ...
S. Huang, S. Liu, J. Hu, R. Wang and Z. ...
J. Borremans, K. Vengattaramane, V. Giannini, B. Debaillie, W. Van ...
W. Deng, S. Hara, A. Musa, K. Okada and A. ...
نمایش کامل مراجع