Efficient Adder Cell Using GDI Structure
Publish place: Telecommunication devices، Vol: 7، Issue: 3
Publish Year: 1397
Type: Journal paper
Language: English
View: 179
This Paper With 5 Page And PDF Format Ready To Download
- Certificate
- I'm the author of the paper
Export:
Document National Code:
JR_TDMA-7-3_001
Index date: 21 June 2023
Efficient Adder Cell Using GDI Structure abstract
Adder block is one of the major block in circuit design. inserting efficient adder block will cause having more efficient final design. In this paper improved GDI based adder will be designed. Proposed GDI based adder is more efficient in delay, performance and PDP. at last an adder/subtractor circuit will be designed.
Efficient Adder Cell Using GDI Structure authors
Mansoureh Labafniya
Isfahan University
Mohammadreza Reshadinejhad
Faculty of Computer Engineering, University of Isfahan, Isfahan, Iran
Shahram Etemadi Broujeni
Faculty of Computer Engineering, University of Isfahan, Isfahan, Iran
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :