استفاده از مدل کراس کوپل شده به منظور طراحی خازن منفی در فناوری CMOS
Publish place: Circuits, Data and System Analysis، Vol: 1، Issue: 2
Publish Year: 1402
نوع سند: مقاله ژورنالی
زبان: Persian
View: 132
نسخه کامل این Paper ارائه نشده است و در دسترس نمی باشد
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
JR_JCDSA-1-2_005
تاریخ نمایه سازی: 9 دی 1402
Abstract:
در این مقاله از مدل کراس کوپل شده به منظور طراحی خازن منفی در فناوری CMOS استفاده شده و در ادامه به بررسی و مطالعه خازن منفی و کاربرد آن در مدارات گوناگون پرداخته شده است. مدار پیشنهادی در نرم افزار کیدنس با استفاده از فناوری ۱۸۰ نانومتری به وسیله یک خازن ۵ پیکو فاراد ترسیم گردیده است که اندازه تراشه با در نظر گرفتن خازن ۵ پیکو فاراد برابر ۸۰/۱۵۲ میکرومتر در ۴۰/۶۱ میکرومتر می باشد. اندازه تراشه بدون خازن ۳۲ میکرومتر در ۴۰/۶۱ میکرومتر است. در مرحله دوم، مدار پیشنهادی در نرم افزار ADS شبیه سازی شده و پاسخ فرکانسی و توان مصرفی آن بررسی شده است. نتایج شبیه سازی نشان می دهد که با خازن بار ۵ پیکوفاراد تا فرکانس ۵۰۰ مگاهرتز، خازن منفی در بازه ۵/۱- تا ۲۰- پیکوفاراد ایجاد شده که توان مصرفی آن با منبع تغذیه ۸/۱ ولت در حدودmW ۵/۳ است. محدوده فرکانسی خازن منفی وسیع و مصرف توان نسبتا پایین و ضریب کیفیت مناسب از مزیت های مدل پیشنهادی است.
Keywords:
Authors
محسن صفوی
آزاد اسلامی واحد صفاشهر