تکنیک های پایپلاینینگ و ریتایمینگ DSP با سرعت بالا برای فیلتر FIR مبتنی بر RNS و حساب توزیع شده

فیلترهای دیجیتال FIR نقش اساسی در بسیاری از برنامه های پردازش سیگنال ایفا می کنند. به طور کلی، این فیلترها با ضرب کننده ها و جمع کننده ها طراحی می شوند تا خروجی فیلتر را پیدا کنند. این مقاله نحوه کاهش پیچیدگی فیلتر FIR دستور بالا را با استفاده از تکنیک های بهینه سازی عملکرد مانند retiming و pipelining آشنا می کند. توانایی عبور فیلتر، کارایی انرژی و تاخیر، و همچنین پیچیدگی فناوری آن، همه باید بهبود یابند. با اتخاذ تکنیکpipelining ، عملیات حسابی جمع و ضرب جدا می شوند. روش افزودن شکست retimed می شود. معماری Pipelining و Retiming با فیلترهای m-tap و طول کلمه n-bit طراحی شد. کوچکترین تاخیری که توسط فیلتر FIR مبتنی بر حساب توزیع شده با pipelining پیشنهاد شد، ۲.۵۶۴ نانوثانیه برای یک پیاده سازی ۴ tapبا ورودی ۸ بیتی بود، در حالی که بزرگترین تاخیری که به دست آمد، ۵۶.۰۴ نانوثانیه برای یک پیاده سازی ۶۴ tap -با طول کلمه ۳۲ بیتی بود. تاخیرهایی به اندازه ۰.۶۸ نانوثانیه برای یک پیاده سازی ۴ tap -با ورودی ۸ بیتی و تاخیرهایی به اندازه ۴.۵۳ نانوثانیه برای یک پیاده سازی ۶۴ tap-با طول کلمه ۳۲ بیتی با استفاده از روش retimingپیشنهادی فیلتر FIR مبتنی بر حساب توزیع شده به دست آمده است. تاخیر برای ۴ tapبا ورودی ۸ بیتی %۷۳.۲ و برای ۶۴ tapبا طول کلمه ۳۲ بیتی %۹۱.۹ نسبت به روش pipelining کاهش یافته است.

Keywords:

فیلتر FIR , RNS , ریتایمینگ , پایپلاینینگ