طراحی گیت های دیجیتال

این مقاله روش های طراحی و بهینه سازی مدار دیجیتالی زیرآستانه را با استفاده از گیت های منطقی ابرای افزایش مصونیت الکترومغناطیسی ارائه می دهد. گیت های منطقی اشمیت تریگر پیشنهادی بر اساس طراحی بافر با استفاده از ولتاژ دینامیکی MOS برای عملکردهای کم توان ارائه شدند. با توسعه دادن گیت اشمیت تریگر به NAND یا NOR، ما می توانیم به طور چشمگیری مصونیت از نویز را با تغییر کم توان مصرفی و کاهش قابل توجه حجم اشغالی در مقایسه با CMOSهای اشمیت تریگر مرسوم، درگستره افزایش ناچیز تاخیر، بهبود دهیم.

Keywords:

مدارهای دیجیتال , تداخل الکترومغناطیسی (EMI) , هیسترزیس , ایمنی , اشمیت تریگر

Authors

بیتا دهقانی

دانشجوی مهندسی پزشکی موسسه ی آموزش عالی آپادانا،شیراز

آیدا ضیایی

دانشجوی مهندسی پزشکی موسسه ی آموزش عالی آپادانا،شیراز

Certificate
من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:

https://civilica.com/doc/1950536

شناسه ملی سند علمی:

EMAE02_016

تاریخ نمایه سازی: 20 فروردین 1403

How to Cite to This Paper:

If you want to refer to this Paper in your research work, you can simply use the following phrase in the resources section:

دهقانی، بیتا و ضیایی، آیدا،1402،طراحی گیت های دیجیتال،The Second national conference of electrical and medical engineering challenges and solutions،Shiraz،https://civilica.com/doc/1950536

Scientometrics

The specifications of the publisher center of this Paper are as follows:

Ranking of Institute of Higher Education Apadana

Type of center: موسسه غیرانتفاعی

Paper count: 2,678

In the scientometrics section of CIVILICA, you can see the scientific ranking of the Iranian academic and research centers based on the statistics of indexed articles.