طراحی و پیاده سازی فیلتردیجیتال میانه بلادرنگ برپایه FPGA
Publish place: First National Conference on Advances in computer science and information retrieval approaches
Publish Year: 1392
Type: Conference paper
Language: Persian
View: 995
This Paper With 7 Page And PDF Format Ready To Download
- Certificate
- I'm the author of the paper
این Paper در بخشهای موضوعی زیر دسته بندی شده است:
Export:
Document National Code:
BPJ01_102
Index date: 19 January 2014
طراحی و پیاده سازی فیلتردیجیتال میانه بلادرنگ برپایه FPGA abstract
فیلترمیانه ازمهمترین فیلترهای دیجیتال غیرخطی می باشد که به منظورحذف نویز ضربه استفاده میشودمرتب سازی پنجره ها درفیلترهای میانه فرایندی پیچیده است که علاوه برزمان بربودن افزایش توان مصرفی رانیز به دنبالدارد وازنگرانیهای عمده درپیاده سازی سخت افزاری به شمارمی اید دراین مقاله روشی جدید به منظورمرتب کردن پنجره ها پیشنهاد شده است همچنین استفاده ازقابلیت های fpga نظیر سرعت محاسبات بالا وپردازش موازی موجب افزایش سرعت عملیات حذف نویز درتصویر شده است برنامه با زبان VHDL نوشته شده و برروی FPGA شرکت xilinx مدل virtex4 پیاده سزای شده است کارایی فیلتر پیاده سازی شده با استفاده ازپارامترهای کارایی PSNR ، MAE ٍ MSE ارزیابی شده است همچنین مقایسه بصری و عددی بین نتایج حاصل ازپیاده سازی روش پیشنهادی و روشهای گذشته صورت گرفته است
طراحی و پیاده سازی فیلتردیجیتال میانه بلادرنگ برپایه FPGA Keywords:
طراحی و پیاده سازی فیلتردیجیتال میانه بلادرنگ برپایه FPGA authors
نادر رمزی سراوانی
دانشگاه تحصیلات تکمیلی صنعتی و فناوری پیشرفته کرمان
حمیدرضا ناجی
دانشگاه تحصیلات تکمیلی صنعتی و فناوری پیشرفته کرمان
سعید تسلیمی
دانشگاه تحصیلات تکمیلی صنعتی و فناوری پیشرفته کرمان
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :