طراحی یک جمع کننده کامل بر مبنای مالتی پلکس کم توان جدید با استفاده از تکنیک GDI

در این مقاله طراحی یک مدار جمع کننده کامل با توان مصرفی پایین و سرعت بالا بر اساس مالتی پلکسر و با استفاده از تکنیک ورودی انتشار گیت (GDI) پیشنهاد شده است. در مقایسه با مدارهای منطقی CMOS استاتیک و دینامیک، جمع کننده کامل مبتنی بر GDI پیشنهادی از اهمیت بالایی برخوردار است، زیرا سرعت عملکرد بهتری را ارائه می دهد و به تعداد ترانزیستورهای کمتری نیاز دارد. مدار پیشنهادی مصرف توان دینامیکی بسیار پایین و تاخیر کمتری نسبت به تکنیک های مداری پیشنهادی اخیر برای سبک های منطق دینامیک دارد. علاوه بر این، نشان داده خواهد شد که مدار پیشنهادی از تحمل خطای بسیار بالایی برخوردار است. شبیه سازی مونت کارلو برای تایید تحمل خطای جمع کننده کامل پیشنهادی انجام شده است. جمع کننده کامل پیشنهادی با استفاده از فناوری استاندارد ۰.۱۸ میکرومتر CMOS شبیه سازی شده است.

Keywords:

GDI , جمع کننده , کامل , توان کم , تحمل خطا