ارائه یک سخت افزار آنالیز و تعمیر خطای حافظه های مبتنی بر کلمه با دو سطح افزونگی جهت استفاده در ساختارهای سیستم بر تراشه

Publish Year: 1393
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 788

This Paper With 10 Page And PDF Format Ready To Download

  • Certificate
  • من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:

شناسه ملی سند علمی:

CSITM01_490

تاریخ نمایه سازی: 10 شهریور 1393

Abstract:

بازده سیستم بر تراشه به شدت تحت تأثیر بازده هسته های حافظه در تراشه است؛ به همین دلیل روش خود تعمیر داخلی به طور گسترده برای تعمیر و بهبود بازده حافظه ها با دسترسی تصادفی جاسازی شده استفاده می شود. در این مقاله، یک ساختار سخت افزاری جهت تعمیر و اجرای الگوریتم آنالیز افزونگی برای حافظه ها با دسترسی تصادفی مبتنی بر کلمه با دو سطح افزونگی (ردیف- های اضافه، ستون های اضافه و کلمه های اضافه) بر اساس یک جدول حالت فشرده شده ارائه شده است. معماری معرفی شده گزینه مناسبی جهت استفاده در ساختارهای سیستم بر تراشه محسوب می گردد. نتایج شبیه سازی نشان می دهد که ساختار ارائه شده آنالیز افزونگی را با نرخ تعمیر (نسبت تعداد حافظه های تعمیر شده به تعداد حافظه های معیوب) بالا محقق می کند. همچنین، سربار مساحت کمتری نسبت به روش های مشابه دارد که تنها حدود 1.5% برای چهار حافظه با سه ستون اضافه، سه ردیف اضافه و دو کلمه اضافه است.

Authors

افسون پهلوانی

دانشجوی کارشناسی ارشد، گروه مهندسی کامپیوتر، دانشگاه آزاد اسلامی واحد اراک، اراک، ایران

مهدی حبیبی

استادیار، گروه مهندسی برق، دانشگاه اصفهان، اصفهان، ایران

جواد اکبری ترکستانی

استادیار، گروه مهندسی کامپیوتر، دانشگاه آزاد اسلامی واحد اراک، اراک، ایران

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
  • Chang, D. M., Li, J. F., & Huang, Y. J. ...
  • Chen, T. J., & Li, J.-F. (2012). Cost-Efficien Built-In Redundancy ...
  • hler, P., & Hellebrand, S. (2007). An Integrated Built-in Test ...
  • Benso, A., & Chiusano, S. (2002). An on-line BIST RAM ...
  • Huang, C. D., Li, J.F. (2007). ProTaR: An Infrastructure IP ...
  • Huang, C.T., & Wu, C.F, Li, J.F. (2003). Built-in redundancy ...
  • Kim, I., & Zorian, Y. K. (1998). Built-in self-repair for ...
  • Lee, M., Denq, L. M., & Wu, C. W. (2011). ...
  • Nicolaidis, M. A. (2003). Optimal reconfiguration functions for column Or ...
  • Schober, S. P. (2001). Memory built-in self-repair using redundant words. ...
  • Sridhar, V., & Rajendra Prasad, M. (2012). Built-in self-repair (BISR) ...
  • Tseng, T. W., & Li, J. F. (2008). A Shared ...
  • Tseng, T. W., Li, J. F., & Hsu, Chih-Chiang. (2010). ...
  • Tseng, T. W., & Li, J. F. (2006). A built-in ...
  • Tseng, T.-W. W.-H., & Pao, A. (2007). A Built-In Self-Repair ...
  • Xiaogang, Du, Reddy, S.M. (2004). At-speed built-in self-repair analyzer for ...
  • نمایش کامل مراجع