تحقیقی بر توپولوژی های شبکه بر روی تراشه
Publish Year: 1392
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 865
متن کامل این Paper منتشر نشده است و فقط به صورت چکیده یا چکیده مبسوط در پایگاه موجود می باشد.
توضیح: معمولا کلیه مقالاتی که کمتر از ۵ صفحه باشند در پایگاه سیویلیکا اصل Paper (فول تکست) محسوب نمی شوند و فقط کاربران عضو بدون کسر اعتبار می توانند فایل آنها را دریافت نمایند.
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
TIAU01_600
تاریخ نمایه سازی: 14 شهریور 1393
Abstract:
با حرکت صنعت ریزپردازنده از تک هسته ای به چند هسته ای، به منظور بهره گیری بیشتر برای دسترسی به منابع، نیاز به ارتباط موثر در میان پردازنده ها وجود دارد. افزایش تعداد پردازنده ها بر روی یکتراشه، باعث افزایش توان مصرفی، اندازه و تاخیر ارتباطی در سیستم های چندپردازنده ای می شود. برای استفاده از این پلت فرم، محققان به دنبال روش های ارتباطی مقیاس پذیر هستند. شبکه بر روی تراشه 3 یک ی از اینروش هاست، که بین تاخیر، توان، انرژی مصرفی و سطح سیلیکون مصالحه برقرار می کند. تا کنون توپولوژی های بسیاری برای شبکه بر روی تراشه پیشنهاد شده است. علاوه بر توپولوژی های کلاسیک، توپولوژی های سهبعدی نقش مهمی در کاهش این فاکتورها و در نهایت بهبود کارآیی شبکه های روی تراشه دارد. در این مقاله قصد داریم به بررسی معماری های موجود در این زمینه پرداخته و نقاط قوت و ضعف آنها را مطرح نماییم
Keywords:
Authors
مارال کلاه کج
دانشجوی کارشناسی ارشد، مهندسی کامپیوتر/ نرم افزار، دانشگاه آزاد اسلامی واحد علوم و تحقیقات خوزستان، گروه کامپیوتر، اهواز، ایران
طیبه عیسی زاده
عضو هیات علمی گروه زمین شناسی دانشگاه آزاد اسلامی واحد کهنوج