معماری جدید برای پیاده سازی الگوریتم رایندال با نرخ پردازش 6.14 Gbit/sec
Publish place: 3rd Iranian Security Community Conference
Publish Year: 1384
Type: Conference paper
Language: Persian
View: 2,512
This Paper With 8 Page And PDF Format Ready To Download
- Certificate
- I'm the author of the paper
Export:
Document National Code:
ISCC03_033
Index date: 21 May 2007
معماری جدید برای پیاده سازی الگوریتم رایندال با نرخ پردازش 6.14 Gbit/sec abstract
در این مقا له معماری جدید و کارآمدی برای پیاده سازی الگوریتم رایندال بر روی FPGA ارائه می شود. الگوریتم رایندال در اکتبر سال 2000 توسط انجمن NIST بعنوان الگوریتم رمز استاندارد جایگزین الگوریتم DES شد. از خصوصیات این الگوریتم ، متغیر بدن طول کلید و طول قالب آن بین 128 و 192 و 256 بیت می باشد. الگوریتم رایندال دارای ساختاری مناسب برای پیاده سازی های مختلف سخت افزاری و ندم افزاری می باشد. در پیاده سازی سخت افزاری می توان با اتخاذ معماری مناسب برای رمز کننده، به سرعتهای های بالا دست یافت. در این مقاله با بکارگیری معماری جدید که آن را معماری ضربه می نامیم توانستیم رمز کننده ای طراحی کنیم که با توجه به حجم سخت افزار مصرفی دارای سرعت بالایی باشد. این رمز کننده بر روی تراشه Spartan IIE2S200-7 سنتز شده است و سرعت رمز کننده که قابلیت دریافت همزمان 4 قالب برای رمزگذاری را دارد در فرکانس 120MHz به 6.14Gbs می رسد. بدیهی است که با تکرار ماژول طراحی شده پیشنهادی در تراشه های بزرگتر می توان به سرعتهای بالاتری دست یافت.
معماری جدید برای پیاده سازی الگوریتم رایندال با نرخ پردازش 6.14 Gbit/sec Keywords:
معماری جدید برای پیاده سازی الگوریتم رایندال با نرخ پردازش 6.14 Gbit/sec authors
علی فانیان
شرکت مهندسی پیام پرداز
شادرخ سماوی
دانشیار دانشگاه صنعتی اصفهان
مهدی برنجکوب
استادیار دانشگاه صنعتی اصفهان
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :