بهبود عملکرد سرعت و توان مصرفی در مدارات مجتمع دیجیتال با توجه به طرح پیشنهادی در مدارات منطقی

طراحی صورت پذیرفته درمدارهای منطقی دیجیتال که تاکنون ارایه گردیده برا یمدارهای باانواع گیتهای متنوع و انواع ترکیبات آنها مناسب نبوده اند وهمواره سرعت پایین و مصرف توان بالا ازچالشهای پیشروطراحان بشمارمیرود دراین راستا جمع کننده به عنوان یکی ازمهمترین اجزای پردازنده ها و مهمترین عنصراصلی درمدارات دیجیتال به شمار میروند براین اساس بهبود طراحی مدارات جمع کننده ای باتوان کم و کارایی بالا بسیارمهم است چرا که این امرمیتواند باعث کاهش توان مصرفی و بالا بردن سرعت پردازش ادوات الکترونیکی شود انواع مختلفی ازتمام جمع کننده ها براساس روش های طراحی استاتیک و دینامیک درمقالات گوناگون ارایه شده است بسیاری ازجمع کننده های کم مصرف ازجمله SERF بااستفاده ازترانزیستورهای عبوری پیاده سازی میشوند و علیرغم توان مصرفی کم دارای مشکل افت vT می باشند به همین دلیل ازآنها به گستردگی استفاده نمی گردد و با این وجود استفاده ازاین مدارها درساخت مدارات پیچیده تر مانند جمع کننده ها نیز حائز اهمیت می باشد دراین مقاله روش جدیدی برای طراحی مدارتمام جمع کننده ارایه گردیده که توان مصرفی کم و سرعت بالای مدارتاثیربسزایی دربهبود عملکرد این بلوکهای پایه خواهد داشت پس ازارایه روش طراحی و جزئیات پیاده سازی به مقایسه طرح ارایه شده بابرخی ازطرح های جدید موجود دراین زمینه پرداخته میشود

Keywords:

جمع کننده کامل , مدارات دیجیتال , توان مصرفی