A Low-Power 10-bit 100-MS/s Pipelined ADC in 90-nmCMOS Technology
Publish place: The first national conference on electrical engineering of Islamic Azad University, Langarud branch
Publish Year: 1393
نوع سند: مقاله کنفرانسی
زبان: English
View: 513
This Paper With 5 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICEES01_186
تاریخ نمایه سازی: 16 اسفند 1394
Abstract:
This paper presents a low power CMOS pipelinedanalog-to-digital converter (ADC) operating in a 1.5-Vsupply voltage. This low power ADC utilizes the foldedcascade Opamp and the comparators are based on dynamiclatches with positive feedback to further save the power. Thewhole structure of the ADC is based on fully circuits toenhance the linearity. Furthermore, the bootstrappedswitches are used in the input side of the ADC, to overcomethe nonlinearity problems of the simple MOS switches. TheADC was designed to operate at 100 MS/s in a 90nm CMOSprocess, where simulated results using ADS2009, show thepeak SNDR and SFDR of the ADC to be 58 dB (9.38 ENOB),and 61 dB respectively. The ADC consumes less than 17 mWwith 100 MHz sampling frequency
Authors
Mehdi Aliagha Sarghamish
Department of Electrical and Electronic EngineeringBoukan Branch, Islamic Azad UniversityBoukan, Iran
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :