طراحی یک پردازندة خاص منظوره جهت پیاده سازی الگوریتم رمز معماگر بر روی FPGA
Publish place: 9th Annual Conference of Computer Society of Iran
Publish Year: 1382
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 1,852
This Paper With 12 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ACCSI09_004
تاریخ نمایه سازی: 4 بهمن 1386
Abstract:
الگوریتم رمزنگار معماگر، یک الگوریتم رمزنگار قطعه ای با قطعة ورودی، خروجی و کلید 610بیتی می باشد . طراحان این الگوریتم آنرا برای پیاده سازی سخت افزاری مناسب می دانند . در این مقاله ضمن بررسی این ادعا به طراحی یک پردازندة خاص منظوره جهت پیاده سازی الگوریتم رمزنگار معماگر بر روی FPGA می پردازیم . این پردازندة خاص منظوره با هدف رمز / ترجمة رمز کردن یک قطعة ورودی در هر پالس ساعت طراحی شده است . نتایج حاصل از سنتز طرح بر روی تراشه Virtex-XCV560 نشان می دهد که پردازنده طرح شده با فرکانس پالس ساعت ۵ / ۹۴ مگاهرتز توانایی رمز / ترجمة رمز کردن داده ها باسرعت ۲۹ / ۷ گیگابیت بر ثانیه را خواهد داشت ] [.١ مقایسة نتایج بدست آمده از سنتز طرح انجام شده با نتایج گزارش شده در ] ۲ [ برای سنتز الگوریتم های فینالیست AES و سنتز 3DES نشان می دهد، الگوریتم رمزنگار معماگر قابلیت پیاده سازی سخت افزاری با مقدار Throughput/Area بالا را دارد .
Authors
اسدا... وکیلی
آزمایشگاه امنیت داده دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر
بابک صادقیان
آزمایشگاه امنیت داده دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :