طراحی وشبیه سازی تمام جمع کننده یک بیتی توان پایین در تکنولوژی CMOS زیر میکرون
Publish Year: 1394
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 467
This Paper With 7 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICEEE07_379
تاریخ نمایه سازی: 19 اردیبهشت 1395
Abstract:
جمع در واقع یک عملیات محاسباتی پایه است که به طور گسترده در بسیاری از سیستم های مجتمع سازی گسترده (VLSI) مثل پردازش سیگنال دیجیتالی ویژه کاربرد (DSP) و ریزپردازنده ها مورد استفاده قرار می گیرد. یک جمع کننده در اغلب آن سیستم ها، کل عملکرد مدارها را تعیین می کند. در این مقاله یک سلول جدید جمع کننده 1-بیتی پیشنهاد می کنیم که فقط از هشت ترانزیستور استفاده می کند. در این طرح، برای به حداقل رساندن تعداد ترانزیستور و کاهش توان مصرفی از سه تسهیم کننده و یک مبدل استفاده می شود. اتلاف توان، تأخیر پخش و حاصلضرب تأخیر در توانی که به واسطه این طرح جدید تولید شدند با استفاده از شبیه سازی HSPICE با طرح های دیگر مورد مقایسه و آنالیز قرار می گیرند. نتایج نشان می دهند که این جمع کننده پیشنهادی هم مصرف توانی کمتر و هم مقدار حاصلضرب تأخیر در پایینتری دارد. توان کم و تعداد ترانزیستور کم در این توان (PDP)سلول جمع کننده جدید 8T باعث شدند که استفاده از آن برای کاربردهای با توان موثر و کارآمد گزینه خوبی باشد.
Keywords:
Authors
منیر برقی کار
دانشگاه آزاد اسلامی واحد یزد، گروه مهندسی برق یزد، ایران
مریم نیری
دانشگاه آزاد اسلامی واحد یزد، عضو هیئت علمی گروه مهندسی برق یزد، ایران
مجید پوراحمدی
دانشگاه آزاد اسلامی واحد یزد، عضو هیئت علمی گروه مهندسی برق یزد، ایران
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :