سیویلیکا را در شبکه های اجتماعی دنبال نمایید.

طراحی و پیاده سازی حلقه قفل فاز تمام دیجیتال با استفاده از EPGA

Publish Year: 1387
Type: Conference paper
Language: Persian
View: 2,525

This Paper With 5 Page And PDF Format Ready To Download

Export:

Link to this Paper:

Document National Code:

ICEE16_312

Index date: 25 February 2008

طراحی و پیاده سازی حلقه قفل فاز تمام دیجیتال با استفاده از EPGA abstract

ساختاری جدید برای حلقه قفل فاز تمام دیجیتالی (ADPLL)، به منظور کاهش مدت زمان قفل آن، ارائه شده است. TDC به همراه یک شمارنده به عنوان PFD در سیستم عمل می کند. DCO، یک سنتز کننده فرکانس به عنوان Flying-Adder است. این طرح به سرعت قفل بالا، توان مصرفی کم و سادگی سخت افزاری نسبت به انواع مشابه خود دارای برتری است. adpll، با استفاده از fpgaهای Cycolone II شرکت Altera در نرم افزار Quartus II روی قطعه EP2C5Q208C8 پیاده سازی گردیده است. محدوده فرکانسی سیتم، از 62/5 تا 500 مگاهرتز است و در بدترین شرایط، در مدت زمانی کمتر از 26 سیکل از سیگنال مرجع قفل می نماید. توان مصرفی سیستم 32/08 میلی وات است.

طراحی و پیاده سازی حلقه قفل فاز تمام دیجیتال با استفاده از EPGA Keywords:

طراحی و پیاده سازی حلقه قفل فاز تمام دیجیتال با استفاده از EPGA authors

الهام تات حصاری

دانشگاه پلی تکنیک تهران

حسین قرائی

دانشگاه تربیت مدرس

عبدالرضا نبوی

دانشگاه تربیت مدرس

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
M. Mizuno et al., ،0A 0.18um CMOS hot- standby phase-locked ...
Y.S. Choi, H.H. Choi and T.H. Kwon, ،0An adaptive bandwidth ...
L. Xiu, W. Li and J. Meiners, ، A Novel ...
V. Kratyuk, P.K. Hanumolu, K. Ok, K. Mayaram and U. ...
J. Dunning, G. Garcia, J. lundberg, and E. Nuckolls, ،0An ...
J.J. Chung, and C.Y Lee, ، An All-Digital Phase- Locked ...
J.-S. Chiang and K.-Y Chen, ،، The design of an ...
C.C. Wang, T.J. Lee and S.L. Tseng, ،A Low- Power ...
H. Gharaee and E. Tathesari, ، A New High Resolution ...
R.B. Staszewski, D. Leipold, C-M Hung and -based frequency synthesizer ...
R.B. Staszewski, K. Muhammad, D. Leipold and et al, *All-digital ...
L.Xiu and Z.You, ،0A _ Flying-Adder Architecture of Frequency and ...
نمایش کامل مراجع

مقاله فارسی "طراحی و پیاده سازی حلقه قفل فاز تمام دیجیتال با استفاده از EPGA" توسط الهام تات حصاری، دانشگاه پلی تکنیک تهران؛ حسین قرائی، دانشگاه تربیت مدرس؛ عبدالرضا نبوی، دانشگاه تربیت مدرس نوشته شده و در سال 1387 پس از تایید کمیته علمی شانزدهمین کنفرانس مهندسی برق ایران پذیرفته شده است. کلمات کلیدی استفاده شده در این مقاله ADPLL، Flying-Adder، TDC هستند. این مقاله در تاریخ 6 اسفند 1386 توسط سیویلیکا نمایه سازی و منتشر شده است و تاکنون 2525 بار صفحه این مقاله مشاهده شده است. در چکیده این مقاله اشاره شده است که ساختاری جدید برای حلقه قفل فاز تمام دیجیتالی (ADPLL)، به منظور کاهش مدت زمان قفل آن، ارائه شده است. TDC به همراه یک شمارنده به عنوان PFD در سیستم عمل می کند. DCO، یک سنتز کننده فرکانس به عنوان Flying-Adder است. این طرح به سرعت قفل بالا، توان مصرفی کم و سادگی سخت افزاری نسبت به انواع مشابه خود دارای ... . برای دانلود فایل کامل مقاله طراحی و پیاده سازی حلقه قفل فاز تمام دیجیتال با استفاده از EPGA با 5 صفحه به فرمت PDF، میتوانید از طریق بخش "دانلود فایل کامل" اقدام نمایید.