سیویلیکا را در شبکه های اجتماعی دنبال نمایید.

ارائه مدار جدید تمام جمع کننده بر گشت پذیر با قابلیت تحمل پذیری خطا

Publish Year: 1394
Type: Conference paper
Language: Persian
View: 703

This Paper With 5 Page And PDF Format Ready To Download

Export:

Link to this Paper:

Document National Code:

NCCOS03_039

Index date: 30 July 2016

ارائه مدار جدید تمام جمع کننده بر گشت پذیر با قابلیت تحمل پذیری خطا abstract

باافزایش رشدعمومی سیستم های الکتریکی نیاز بشر برای طراحی و ارایه مدارهایی با توان مصرفی پایین و سرعت محاسبات بالا موردتوجه قرارمیگیرد درمطالعات اخیرمشاهده شده منطبق برگشت پذیرباعث کاهش توان تلف شده می باشد منطق برگشت پذیردرزمینه های رمزنویسی محاسبات کوانتومی طراحی Cmos با توان پایین و پردازش اطلاعات نوری و فناوری نانو موردتوجه قرارگرفته است بشرهمیشه سعی داشته تامداری باکمترین خطا درخروجی طراحی نماید هدف این مقاله ارایه یک مدارتمام جمع کننده برگشت پذیر باقابلیت تحمل پذیری خطا و طراحی م دار برگشت پذیر متحمل خطا گیت تافلی است که درطراحی مدارجمع کننده و مدارتافلی بااستفاده ازگیت های برگشت پذیر باخاصیت حفظ توازن درمقیاس نانومتری صورت گرفته است

ارائه مدار جدید تمام جمع کننده بر گشت پذیر با قابلیت تحمل پذیری خطا Keywords:

ارائه مدار جدید تمام جمع کننده بر گشت پذیر با قابلیت تحمل پذیری خطا authors

لیدا فداکار

دانشجوی کارشناسی ارشد دانشگاه علوم واحد تحقیقات پردیس بجنود

منیره هوشمند

استاد یار پایه چهار دانشگاه بین الملل امام رضا (ع)

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
H.; Thapliyal, S. K.; Gupta, Design of novel reversible cary ...
M.; Haghparast, K.; Navi, Design of a novel fault tolerant ...
M.; Haghparast, M.; Mohammad, K.; Navi, M.; Eshghi , Optimized ...
Haghparast, G.H.; Sheikh Jabbari, A new nanometric reversible full subtractor ...
B.; Parhami _ Fault-tolerant reversible circuits Fortieth Asilomar Conference _ ...
B.; Hasan, R.; Islam , Synthesis of full-adder circuit using ...
Thapliyal, N.; Ranganathan , Design of efficient reversible binary subtractors ...
M.; Haghparast, K.; Navi _ A novel fault tolerant reversible ...
S.; Shoaei, M.; Haghparast _ Novel designs of nanometric parity ...
M.; Shiri, M.; Haghparast , A Novel nanometric Fault Tolerant ...
I1.S.; Islam, et al, Efficient Approaches for Designing Fault Tolerant ...
S.; Shukla, T.; Verma, ; Design of 16 Bit Carry ...
M. S.; Islam, M. M.; Rahman, Z. Begum, M. Z.; ...
M. S.; Islam, Z.; Begum.; Reversible logic synthesis of fault ...
نمایش کامل مراجع

مقاله فارسی "ارائه مدار جدید تمام جمع کننده بر گشت پذیر با قابلیت تحمل پذیری خطا" توسط لیدا فداکار، دانشجوی کارشناسی ارشد دانشگاه علوم واحد تحقیقات پردیس بجنود؛ منیره هوشمند، استاد یار پایه چهار دانشگاه بین الملل امام رضا (ع) نوشته شده و در سال 1394 پس از تایید کمیته علمی سومین همایش ملی کامپیوتر پذیرفته شده است. کلمات کلیدی استفاده شده در این مقاله منطق برگشت پذیر ، حفظ توازن ، تحمل پذیری خطا ، خروجی زائد ، ورودی ثابت و هزینه کوانتومی هستند. این مقاله در تاریخ 9 مرداد 1395 توسط سیویلیکا نمایه سازی و منتشر شده است و تاکنون 703 بار صفحه این مقاله مشاهده شده است. در چکیده این مقاله اشاره شده است که باافزایش رشدعمومی سیستم های الکتریکی نیاز بشر برای طراحی و ارایه مدارهایی با توان مصرفی پایین و سرعت محاسبات بالا موردتوجه قرارمیگیرد درمطالعات اخیرمشاهده شده منطبق برگشت پذیرباعث کاهش توان تلف شده می باشد منطق برگشت پذیردرزمینه های رمزنویسی محاسبات کوانتومی طراحی Cmos با توان پایین و پردازش اطلاعات نوری و فناوری نانو موردتوجه قرارگرفته است بشرهمیشه سعی داشته تامداری ... . برای دانلود فایل کامل مقاله ارائه مدار جدید تمام جمع کننده بر گشت پذیر با قابلیت تحمل پذیری خطا با 5 صفحه به فرمت PDF، میتوانید از طریق بخش "دانلود فایل کامل" اقدام نمایید.