پیاده سازی الگوریتم پردازش تصویر مبتنی بر سیستم اعداد مانده ای، بر روی تراشه ی FPGA
Publish place: The first international conference of modern research engineers in electricity and computer
Publish Year: 1395
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 2,665
This Paper With 19 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
این Paper در بخشهای موضوعی زیر دسته بندی شده است:
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
CBCONF01_0235
تاریخ نمایه سازی: 16 شهریور 1395
Abstract:
نظر به اینکه یک ثانیه تصاویر متحرک به طور معمول دارای حجم دیتای بسیار بالایی است، پردازش آن بااستفاده از میکرو کنترلر های متداول به طور دقیق و با سرعت بالا امکان پذیر نمی باشد. در این صورت در مواردی کهاحتیاج به پردازشگر تصویر در ابعاد کوچک و قابل انتقال و با مصرف توان پایین باشد، گزینه های راهگشای چندانی درپیش رو نخواهد بود. با کنکاش در موارد موجود می توان به ناکارامدی و میزان بالای خطا در تشخیص و عملکرد کندپردازشگر های تصاویر فعلی پی برد. عمل پردازش تصاویر به وسیله ی میکرو کنترلر های موجود در بازار موجب تن سپردنبه پردازش تصاویر با جزئیات و دقت پایین و از سوی دیگر ایجاد وقفه تا بار گذاری تصویر به طور کامل می گردد. بنابراینوجود یک معماری دیجیتال قابل برنامه ریزی چند باره و با قابلیت پردازش موازی اطلاعات، به جهت پردازش تصویر راهگشا می باشد. به دلیل نوین بودن تکنولوژی FPGA و تخصص لازم برای طراحی مدارات دیجیتال، بالاخص طراحیپردازشگر تصویر دیجیتال، تا به امروز در کشور ما تحقیقات جالب توجهی در زمینه ی پردازش تصویر مبتنی بر سیستماعداد مانده ای با استفاده از معماری موازی FPGA صورت نپذیرفته و مقالات ارائه شده در سطح بین المللی هم چندانچشمگیر نیست. در این پروژه سعی بر آن شده تا عمل پردازش تصویر با استفاده از الگوریتم های تشخیص طیف رنگ و بابهره گیری از سیستم اعداد مانده ای و با استفاده از معماری موازی FPGA به جهت حصول ادراک ماشینی و دنبال کردنشئ در تصویر صورت پذیرد. با این روش می توان انتظار داشت که پردازشگر تصویر مبتنی بر سیستم اعداد مانده ای باسرعت و دقت قابل توجهی نسبت به پردازشگر بهینه شده توسط synthesizer های متداول، عمل پردازش تصویر راانجام دهد.
Keywords:
پردازش تصویر , قطعه بندی تصاویر , Object recognition , سیستم اعداد مانده ای , مجموعه پیمانه , رنج دینامیکی , تراشه FPGA , زبان برنامه نویسی Xilinx ISE Design Suite , Modelsim , Verilog
Authors
امین اشرف زاده
دانشگاه آزاد اسلامی، واحد کرمان، گروه مهندسی برق، کرمان، ایران
امیر صباغ ملاحسینی
دانشگاه آزاد اسلامی، واحد کرمان، گروه مهندسی کامپیوتر، کرمان، ایران
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :