بررسی و شبیه سازی کاهش جریان نشتی گیت با کمک عایق نا متقارن ترکیبی با استفاده از دی الکتریک های AL2O3 و دی اکسید سیلیکان در ترانزیستورهای NMOS کانال کوتاه
Publish place: دومین کنفرانس بین المللی پژوهش در مهندسی، علوم و تکنولوژی
Publish Year: 1394
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 501
This Paper With 12 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
RSTCONF02_119
تاریخ نمایه سازی: 21 شهریور 1395
Abstract:
در این مقاله روشهای کاهش جریان نشتی گیت با استفاده از عایق و مواد دی الکتریک بصورت متقارن بشکل استک وپشته و همچنین بصورت سطح بندی شده و غیر متقارن مقایسه و شبیه سازی شده است ، استفاده از عایق ترکیبی بصورت سطح بندی و نامتقارن منجر به کاهش جریان نشتی گیت و بهبود زمان تأخیر گردیده است . کاهش توان نشتی و جریان نشتی گیت و جریان نشتی زیر آستانه در قالب نمودارهای HSPICE رسم شده و لایه های دی الکتریک با گذر دهی بالا در ساختار ترانزیستورهای NMOS تشریح شده است ، مؤلفه های جریان نشتی گیت در قالب نمودار ساختاری نشان داده شده ودر نهایت نتیجه گیری شده که در ساختار ترانزیستورهای نانو جریان نشتی گیت مؤلفه غالب بوده که با استفاده از روش دی الکتریک پشته ای بصورت غیر متقارن بین گیت و بدنه جریان نشتی مرکور بطور قابل توجهی کاهش داده می شود
Keywords:
Authors
خداداد خالق پناه
دانشجوی کارشناسی ارشد رشته مهندسی برق الکترونیک دانشگاه آزاد اسلامی واحد سپیدان
شاپور گل بهارحقیقی
استادیار دانشکده مهندسی برق و کامپیوتر دانشگاه شیراز و استاد مدعو دانشگاه آزاد اسلامی واحد سپیدان