طراحی جمع کننده های BCD تحمل پذیر اشکال در منطق برگشت پذیر
Publish place: Electronics Industries Quarterly، Vol: 6، Issue: 4
Publish Year: 1394
Type: Journal paper
Language: Persian
View: 713
This Paper With 13 Page And PDF Format Ready To Download
- Certificate
- I'm the author of the paper
Export:
Document National Code:
JR_SAIRAN-6-4_002
Index date: 28 December 2016
طراحی جمع کننده های BCD تحمل پذیر اشکال در منطق برگشت پذیر abstract
در سال های اخیر مدارهای برگشت پذیر به خاطر کاربرد در محاسبات کوانتومی مورد توجه زیادی قرار گرفته اند. این مدارها به علت داشتن توان مصرفی بسیار ناچیز، علاوه بر کاربرد در محاسبات کوانتومی، می توانند در بهینه سازی توان مصرفی مدارهای CMOS توان پایین هم استفاده شوند. از طرف دیگر، با توجه به آسیب پذیری روزافزون مدارها در برابر عوامل محیطی، ویژگی تحمل پذیری اشکال یکی از نیازهای حیاتی مدارهای جدید محسوب می شود. در این مقاله، با توجه به این که جمع کننده ها جزء اساسی انواع پردازش و محاسبات محسوب می شوند، یک گیت جدید برای طراحی تمام جمع کننده تحمل پذیر اشکال که نگهدارنده پریتی است و سپس دو ساختار جدید برای جمع کننده های BCD در منطق برگشت پذیر، با قابلیت تحمل پذیری اشکال ارائه می شود. مقایسه ساختارهای پیشنهادی با گیت ها و جمع کننده های متناظر موجود نشان می دهد که این مدارها از لحاظ تعداد گیت های مصرفی، پیچیدگی محاسباتی، تأخیر و هزینه کوانتومی بهترین بوده یا در وضعی مطلوب قرار دارند.
طراحی جمع کننده های BCD تحمل پذیر اشکال در منطق برگشت پذیر Keywords:
طراحی جمع کننده های BCD تحمل پذیر اشکال در منطق برگشت پذیر authors
محبوبه میرشکار
کارشناسی ارشد کامپیوتر معماری کامپیوتر، دانشگاه صنعتی نوشیروانی بابل
مجتبی ولی نتاج
استادیار گروه کامپیوتر، دانشکده برق و کامپیوتر، دانشگاه صنعتی نوشیروانی بابل،
حمید جزایری
استادیار گروه کامپیوتر، دانشکده برق و کامپیوتر، دانشگاه صنعتی نوشیروانی بابل