طراحی یک FPGA برای بهبود دنباله هارمونیک ها
Publish place: سومین کنگره بین المللی کامپیوتر، برق و مخابرات
Publish Year: 1395
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 407
This Paper With 14 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ITCC03_262
تاریخ نمایه سازی: 6 اردیبهشت 1396
Abstract:
در دنیای امروز افزایش بارهای غیر خطی به علت تکثیر از تجهیزات الکترونیکی موجب کاهش کیفیت توان در سیستم هایقدرت می شود. جریان هارمونیک از یک منبع غیر خطی عبور می کند که باعث اعوجاج می شود به طور کلی یک فیلتر توانLC منفعل برای ازبین بردن هارمونیک جریان به صورت موازی با بار استفاده شده است. در این مقاله یک الگوریتم کنترلی باتلفیق فیلترها و FPGA ها جهت کاهش نرخ خطای هامونیک در موج سینوسی پیشنهاد شده است. با کاهش THD ویژگیانتخابی هم بهبود یافته است. بارزترین علت حضور هارمونیک ها بارهای غیر خطی هستند. به این منظور در این مقاله از دو فیلترترکیبی، فیلتر اکتیو با بار سری و فیلتر پسیو با بار موازی استفاده شده است. با کدنویسی VHD در FPGA سعی بر کاهش ویا عدم حضور هارمونیک ها شده و این نکته باعث بهبود و کارایی روش پیشنهادی شده است. نتایج ازمایشات حاکی از کاهشهزینه ، افزایش دقت و افزایش سرعت در حد نانو ثانیه و 30 درصد کاهش نیرو است.
Keywords:
Authors
زهرا آقاملایی
گروه مهندسی برق، دانشجوی کارشناسی ارشد، دانشگاه آزاد اسلامی، واحد کرمان، کرمان، ایران
هادی زاینده رودی
گروه مهندسی برق، دانشگاه آزاد اسلامی، واحد کرمان، کرمان، ایران
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :