Design of an ASIP processor for Rendering Algorithms
Publish Year: 1395
نوع سند: مقاله کنفرانسی
زبان: English
View: 616
This Paper With 5 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
CEPS04_020
تاریخ نمایه سازی: 11 مرداد 1396
Abstract:
The main purpose of this article is to design an ASIP processor for heavy and time-consuming process of rendering algorithms. Give the importance of speed and flexibility in image processing applications, ASIP processor is designed for rendering algorithms called ASIP_1. In ASIP_1 the time of execution of rendering algorithms is 3.06 microsecond. Then it is optimized from the software and hardware points of views.By hardware optimization in ASIP_2 the time of execution of rendering algorithms decreased to 1.10 microsecond in comparison to initial proposed ASIP_1. Using software to implement hardware of the rendering algorithms in ASIP_3 processor increases the cost of programming. However, it totally reduces the number of consuming gates.
Keywords:
Authors
Mahsa Ramezani
Department of Computer Engineering, Khatam University Tehran, Iran
Mohammad Eshghi
Computer Engineering Faculty, Shahid Beheshti University, GC Tehran, Iran
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :