طراحی و سنتز یک پردازنده جانبی به منظور مرتب سازی اطلاعات با استفاده از حافظه داخلی آرایه های برنامه پذیر

Publish Year: 1394
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 571

متن کامل این Paper منتشر نشده است و فقط به صورت چکیده یا چکیده مبسوط در پایگاه موجود می باشد.
توضیح: معمولا کلیه مقالاتی که کمتر از ۵ صفحه باشند در پایگاه سیویلیکا اصل Paper (فول تکست) محسوب نمی شوند و فقط کاربران عضو بدون کسر اعتبار می توانند فایل آنها را دریافت نمایند.

  • Certificate
  • من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:

شناسه ملی سند علمی:

ISCEE18_005

تاریخ نمایه سازی: 12 تیر 1395

Abstract:

مرتب سازی داده ها یکی از مسائل مهم در هنگام پردازش اطلاعات دیجیتال می باشد. بسته به نحوه پیاده سازی مرتب کننده، معمولاً سه پارامتر سرعت، سطح اشغالی بر روی تراشه و توان مصرفی از اهمیت ویژه برخوردار هستند. وقتی مرتب کننده بر روی آرایه های منظقی برنامه پذیر (FPGA) پیاده سازی شود، از آنجا که این بلوک به عنوان یک پردازشگر جانبی در کنار سایر بلوک های افزاری قرار می گیرد، تعداد CLB های اشغال شده پارامتری مهم می باشد. در این مقاله، از الگوریتم جدیدی به منظور پیاده سازی مرتب کننده استفاده نموده ایم تا حداقل تعداد CLB ها اشغال گردند. بر خلاف همه الگوریتم های قبلی که از مقایسه کننده به منظور مرتب سازی استفاده می کنند در این روش، نیازی به این بلوک وجود ندارد و عمده پردازش، با کمک حافظه با دسترسی تصادفی انجام می شود. در نتیجه علاوه بر اینکه تعداد کمتری ازCLB ها بر روی تراشه اشغال شده و ساختار ساده تر می شود، قابلیت اطمینان نیز بالاتر می رود. به منظور نشان دادن کارایی این نحوه پیاده سازی، سنتز یک مرتب کننده 256 کلمه ای و با طول کلمه 16 بیتی بر روی یک FPGA از نوع Xilinx Spartan3 XC3S1500 انجام شده است.

Keywords:

آرایه های منظقی برنامه پذیر (FPGA) , حافظه با دسترسی تصادفی , شمارنده , مرتب کننده

Authors

حامد امین زاده

گروه مهندسی برق، دانشگاه پیام نور، تهران، ایران

عباس بابایی

گروه مهندسی برق، دانشگاه فردوسی مشهد، مشهد، ایران

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
  • _ _ _ Vol. 3: ...
  • G. H. Gomnet, Handbook of Algorithms and Data Structures, Addi ...
  • MITC HELLWHEAT Sorting with near linear speed-up on tightly coupled ...
  • Trevor A York, Survey of field programmable logic devices, Microprocessors ...
  • _ _ Nundal, VLSI parallel shift sort algorithm and design, ...
  • R. C. Agarwal, "A super scalar sorting algorithm for RISC ...
  • M. Cramer, Stochastic Analysis of the Merge Sort Algorithm, John ...
  • Hyeong-Seok Yu, Joon-Yeop Lee And Jun-Dong Cho, A Fast _ ...
  • Hardware Algorithm for Data Compression in Future Communication Systems", Proceedings ...
  • Tae-Wook Lee, Jong-Hwa Lee, Sang-Bock Cho, FPGA IM P _ ...
  • V. A. Pedroni, Compact hamming-comp arator-based rank order filter for ...
  • D. Baron and Y. Bresler, "Antisequential Suffix Sorting For BWT-Base ...
  • Hiroshi Inoue, Takao Moriyama, Hideaki Komatsu and Toshio Nakatani , ...
  • _ _ _ 41 (2008) 193-209, Elsevier, 2007 ...
  • نمایش کامل مراجع