ارایه ی یک سلول حافظه با دسترسی تصادفی ایستای توان پایین
Publish place: چهارمین کنفرانس ملی و دومین کنفرانس بین المللی پژوهش های کاربردی در مهندسی برق، مکانیک و مکاترونیک
Publish Year: 1395
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 598
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ELEMECHCONF04_065
تاریخ نمایه سازی: 11 مرداد 1396
Abstract:
حافظه ی SRAM یکی از مهم ترین بخش های سیستم های دیجیتال را تشکیل می دهد. در این مقاله یک ساختار جدید برای سلول SRAM ارایه شده است که به دلیل جدا نمودن مسیر خواندن از گره های ذخیره، حاشیه نویز ایستای خواندن سلول برابر با حاشیه نویز ایستای نگه داری آن می باشد. همچنین در این سلول با استفاده از یک ترانزیستور PMOS که منجر به قطع یکی از وارونگرها از ولتاژ تغذیه در هنگام نوشتن می شود، حاشیه نوشتن که درواقع معرف قابلیت نوشتن سلول است، بهبود می یابد. به گونه ای که در سلول پیشنهادی مجموع حاشیه نویز خواندن، حاشیه نویز نگه داری و حاشیه نوشتن برابر با 1020 میلی ولت است که نسبت به سلول 6 ترانزیستوری معمولی 31.78 درصد بیشتر می باشد
Keywords:
Authors
محسن محمدی
کارشناسی ارشد مهندسی برق الکترونیک دانشگاه شهید بهشتی
مجید مقدم
دانشجوی دکتری مهندسی برق الکترونیک دانشگاه شهید بهشتی
محمد عشقی
استاد دانشکده مهندسی برق الکترونیک دانشگاه شهید بهشتی
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :