مروری بر متدولوژی معماری شبکه روی تراشه
Publish place: همایش جامع بین المللی کامپیوتر، فناوری اطلاعات و مهندسی برق
Publish Year: 1396
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 530
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ITCOMI01_058
تاریخ نمایه سازی: 24 شهریور 1397
Abstract:
با پیشرفت تکنولوژی و کوچک تر شدن روزافزون اندازه ترانزیستورها، پیچیدگی سیستم های چندپردازنده ای بر روی تراشه ها در حال افزایش است. افزایش تعداد منابع پردازشی موجود در طراحی تراشه نیازمند استفاده از یک بستر ارتباطی مناسب برای برقراری اتصالات میان آن ها است. به طور کلی ساختارهای ارتباطی بر روی تراشه ها بایستی شامل ویژگی های اساسی از جمله کارایی بالا، ساخت یافته بودن، قابلیت استفاده مجدد و مقیاس پذیری باشند. طراحی کارآمد و مطلوب چنین شبکه هایی مستعد خطا، خسته کننده و وقت گیر هستند. در طول چند دهه گذشته، شبکه بر روی تراشه (NOC) به عنوان راه حلی امیدوار کننده برای سیستم های آینده در طراحی تراشه پیشنهاد شده است. بدین منظور چندین روش شناسی حمایتی NOC ارایه شده است. این روش ها، مراحل الزامات تا اجرا را مشخص می کنند.
Keywords:
Authors
سیده بهاره ذکریا
دانشجوی کارشناسی ارشد معماری سیستم های کامپیوتری دانشکده فنی و مهندسی، واحد تهران مرکزی، دانشگاه آزاد اسلامی، تهران، ایران