یک الگوریتم مسیریابی با قابلیت تحمل پذیری خطا برای شبکه روی تراشه سه بعدی بر اساس بهینه سازی کلونی مورچگان

با پیشرفت فناورى مدارهاى مجتمع سیستم هاى روى تراشه (SoCs) و در نتیجه کوچک شدن ابعاد ترانزیستور، امکان جایگذاری تعداد بسیار زیادى واحد محاسباتی در یک تراشه وجود دارد. این قابلیت، از یک سو به طراح سخت افزار قدرت بیشترى می دهد و می تواند سیستمی با قابلیت بیشترى عرضه کند و از سوى دیگر، احتمال رخداد خطا در سیستم را به دلیل افزایش تراکم منابع و نیز آسیب پذیرى ترانزیستور، افزایش می دهد. از این رو، یک سیستم روى تراشه علاوه بر کارآیی بالا و مساحت و توان بهینه، باید بتواند در برابر انواع خطاها مقاوم باشد. پیاده سازی ساختار های شبکه روی تراشه بزرگ با حجم ترافیک و بار شبکه بالا، چالش از دست رفتن تعداد زیادی از بسته و کاهش قابلیت اطمینان را به همراه دارد. ارائه راهکار هایی در راستای کنترل حجم ترافیک و ارتباطات، پیدا کردن سریع مسیر جایگزین مناسب در صورت وجود پیوندهای خطادار، تحویل مطمئن بسته ها به مقصد و افزایش کیفیت سرویس شبکه ضروری می باشد. در این مقاله، یک الگوریتم مسیریابی بر اساس الگوریتم کلونی مورچگان با قابلیت تحمل پذیری بالا با عنوان ACO-FaR برای شبکه روی تراشه سه بعدی برای شبکه های با بار ترافیکی بالا پیشنهاد شده است. نتایج ارزیابی نشان میدهد که روش پیشنهادی نسبت به روش های مشابه کارایی بالاتری ارائه می دهد؛ دلیل آن تشخیص پویای مسیرهای خطادار و پیدا کردن سریع مسیرهای جایگزین مناسب است. سربار الگوریتم پیشنهادی، افزایش مساحت و در نتیجه، افزایش مصرف توان است که در مقابل کارایی بالای الگوریتم پیشنهادی، قابل چشم پوشی است.

Keywords:

شبکه روی تراشه سه بعدی , الگوریتم مسیریابی , الگوریتم کلونی مورچگان , قابلیت اطمینان بالا , تحمل پذیری خطا