طراحی مداردیجیتال و پیاده سازی OS-CFAR بهبودیافته بر روی FPGA به منظور آشکارسازی اهداف در محیط های تداخلی
Publish place: The 5th International Conference on The New Horizons in The Electrical Engineering, Computer and Mechanic
Publish Year: 1399
Type: Conference paper
Language: Persian
View: 725
This Paper With 7 Page And PDF Format Ready To Download
- Certificate
- I'm the author of the paper
Export:
Document National Code:
MHCONF05_044
Index date: 2 September 2020
طراحی مداردیجیتال و پیاده سازی OS-CFAR بهبودیافته بر روی FPGA به منظور آشکارسازی اهداف در محیط های تداخلی abstract
در این مقاله به طراحی و پیاده سازی مدار دیجیتال برای پیاده سازی الگوریتم CFAR دو بعدی OS-CA بهبود یافته بر روی FPGA پرداخته می شود. یکی از مشکلات اصلی SO-CFAR، افت آشکارسازی آن در حضور سینگنال های تداخلی است. برای رفع این مشکل معمولا از OS-CFAR استفاده می شود. OS-CFAR یک آشکارساز با الگوریتم مرتب سازی است که توانایی آشکارسازی اهداف در حضور سیگنال های تداخلی را داراست. الگوریتم OS-CFAR به دلیل استفاده از مرتب سازی داده دارای حجم و پیچیدگی پردازشی بالایی است اما در مقابل SO-CFAR به دلیل استفاده از الگوریتم میانگین گیری دارای حجم و پیچیدگی پردازشی پایین تری می باشد. در این مقاله به ارائه مدار دیجیتال به منظور پیاده سازی SO-CFAR بهبود یافته شده است. این CFAR دارای تغییرات جزئی نسبت به SO-CFAR معمولی است. بنابراین حجم و پیچیدگی پردازشی بالایی ندارد، همچنین دارای قابلیت آشکار سازی برابر با OS-CFAR در حضور سیگنال های تداخلی است. سرعت کلاک معماری طراحی شده 233 مگاهرتز است و همچنین حجم پیاده سازی حدود 80% کاهش یافته است.
طراحی مداردیجیتال و پیاده سازی OS-CFAR بهبودیافته بر روی FPGA به منظور آشکارسازی اهداف در محیط های تداخلی Keywords:
طراحی مداردیجیتال و پیاده سازی OS-CFAR بهبودیافته بر روی FPGA به منظور آشکارسازی اهداف در محیط های تداخلی authors
امین نادری
دانشجو دانشگاه جامع امام حسین (ع)
مهدی نصیری
استادیار دانشگاه جامع امام حسین (ع)
عبداله مهدلو
پژوهشگر مرکز فجر دانشگاه جامع امام حسین (ع)