تمام جمع کننده CMOS ترکیبی پرسرعت و کم مصرف
Publish place: Sixth International Conference on Innovative Technologies in Science, Engineering and Technology
Publish Year: 1399
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 402
This Paper With 8 Page And PDF and WORD Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
TETSCONF06_017
تاریخ نمایه سازی: 25 فروردین 1400
Abstract:
مدار تمام جمع کننده به عنوان اساسی ترین سلول برای ساخت مدارات حساب، جایگاه ویژه ای در علم کامپیوتر یافته است؛ چرا که بهبود پایه ای ترین عنصر در اغلب موارد به بهبود قابل توجهی در سطح کل سیستم خواهد انجامید D. A. Hodges at al,2004) ,(Bui, Jiang , 2002), (K.Navi2009) متدهای نوین طراحی مدارات در VLSI بر افزایش سرعت و کاهش مصرف تمرکز دارند K.Navi at al 2020 .(Sh.Bahrololoumi , at al,2008) در اینجا یک مدار تمام جمع کننده با روش CMOS ترکیبی و با تعداد ترانزیستور کمینه طراحی شده است. این روش امکان آزادی عمل بیشتری را برای طراح فراهم می کند و از انعطاف پذیری بالایی برخوردار است. از مزایای طرح ارائه شده در این مقاله در مقایسه با طرح های موجود میتوان به کاهش تعداد ترانزیستورها و نتیجتا کاهش مساحت تراشه و نیز کاهش توان مصرفی و افزایش سرعت که در کاربردهای VLSI بسیار مورد توجه است، S. M. Kang, Y.Leblebic,2003 اشاره کرد در مقاله حاضر کلیه شبیه سازی ها با استفاده از نرم افزار HSPICE و تکنولوژی 0/18 میکرومتر و ولتاژ تغذیه 1.8 ولت صورت گرفته است
Authors
شهزاد بحرالعلومی
گروه مهندسی برق- الکترونیک، واحد خرمآباد، دانشگاه آزاد اسلامی، خرم آباد، ایران