طراحی بهینه رمزنگار تکرارکننده های رادیویی میدان نبرد
Publish place: Military Science and Tactics، Vol: 10، Issue: 29
Publish Year: 1393
نوع سند: مقاله ژورنالی
زبان: Persian
View: 300
This Paper With 20 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
JR_QJMST-10-29_007
تاریخ نمایه سازی: 19 خرداد 1400
Abstract:
با گسترش ارتباطات رادیویی، امینت اطلاعات در معرض تهدید قرار گرفت. رمزکننده ها برای کاهش خطرات ناشی از استفاده نادرست از ارتباطات رادیویی بکار گرفته شدند. البته رمزکننده هایی که سابقا در این حوزه مورد استفاده قرار می گرفتند بسیار ضعیف بودند و به راحتی شکسته می شدند. یکی از الگوریتم های رمز که اخیرا در سامانه های ارتباط رادیویی مورد استفاده قرار می گیرد، الگوریتم رمزAES است. البته استفاده از این الگوریتم در ارتباطات رادیویی به تازگی متداول شده است و سابقه طولانی ندارد. در این مقاله روش پیاده سازی معماری تکراری الگوریتم AES مورد بررسی قرار می گیرد و یک روش جدید برای اجرای کدر و دیکدر الگوریتم AES بر روی سخت افزار واحد FPGA پیشنهاد می گردد. برای بررسی نتایج پیاده سازی هر دو روش، از سه نوع سخت افزار مختلف FPGA در دو حالت بهینه شده برای سرعت و حجم استفاده شده است. نتیجه پیاده سازی الگوریتم رمز AESبه روش پیشنهادی، افزایش گذر دهی، صرفه جویی در سخت افزار و انرژی مورد نیاز است.
Keywords:
Authors
حسن رفیعی یکتا
- مربی دانشکده مهندسی برق، دانشگاه علوم و فنون فارابی
جلیل مظلوم
- استادیار دانشکده مهندسی برق، دانشگاه علوم و فنون هوایی شهید ستاری
احمد زوار تربتی
- دانشجوی دکتری مهندسی برق – مخابرات (سیستم) دانشگاه صنعتی مالک اشتر
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :